1、第三章第三章 组合逻辑电路组合逻辑电路(combinition logic circuit)第三 章 组合逻辑电路3.13.1组合逻辑电路的特点组合逻辑电路的特点3.23.2、组合逻辑电路的分析方法、组合逻辑电路的分析方法3.3 3.3 组合逻辑电路的设计方法组合逻辑电路的设计方法3.4 组合逻辑模块及其应用组合逻辑模块及其应用中北大学电子信息工程系第三章 组合逻辑电路3.13.1组合逻辑电路的特点组合逻辑电路的特点 电路任一时刻的输出状态只决定于该时刻各输入状态电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关的组合，而与电路的原状态无关。 组合电路就是由门电路组合而
2、成，电路中没有记忆单元，没有反组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。馈通路。每一个输出变量是全部或部分每一个输出变量是全部或部分输入变量的函数：输入变量的函数：L1 1= =f1 1（A1 1、A2 2、Ai）L2 2= =f2 2（A1 1、A2 2、Ai） Lj= =fj（A1 1、A2 2、Ai） 中北大学电子信息工程系第三章 组合逻辑电路 3.2、组合逻辑电路的分析方法分析过程一般包含分析过程一般包含4 4个步骤：个步骤：例例3.3.13.3.1：组合电路如图所示，分析该电路的逻辑功能。组合电路如图所示，分析该电路的逻辑功能。中北大学电子信息工程系第三章 组合
3、逻辑电路（2）化简与变换：（3）由表达式列出真值表。（4）分析逻辑功能 ： 当A、B、C三个变量不一致时， 电路输出为“1”，所以这个电路 称为“不一致电路”。解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量P。中北大学电子信息工程系第三章 组合逻辑电路ABCCABCBABCAL例例3.3.13.3.1：设计一个三人表决电路，结果按设计一个三人表决电路，结果按“少数服从多数少数服从多数”的原则决的原则决定。定。解：解：（1 1）列真值表：）列真值表：（3）化简。）化简。（2 2）由真值表写出逻辑表达式：）由真值表写出逻辑表达式：3.3 组合逻辑电路的设计方法小规模（SSI）
4、中规模（MSI）大规模（LSI）超大规模（VLSI）设计过程的基本步骤：中北大学电子信息工程系第三章 组合逻辑电路ACBCABL 如果，要求用与非门实现该逻辑电路，就应将表达式转换成与非与非表达式： 画出逻辑图如图所示。 得最简与或表达式：（4 4）画出逻辑图。）画出逻辑图。中北大学电子信息工程系第三章 组合逻辑电路解：（1）列真值表：例3.3.2：设计一个电话机信号控制电路。电路有I0（火警）、I1（盗警）和I2（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。
5、试按照上述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含4个2输入端与非门）实现。 中北大学电子信息工程系第三章 组合逻辑电路（2）由真值表写出各输出的逻辑表达式： （3）根据要求，将上式转换为与非表达式：中北大学电子信息工程系第三章 组合逻辑电路 （4）画出逻辑图。中北大学电子信息工程系第三章 组合逻辑电路例3.3.3：设计一个将余3码变换成8421BCD码的组合逻辑电路。解：解：（1）根据题目要求，列出真值表：）根据题目要求，列出真值表：中北大学电子信息工程系第三章 组合逻辑电路（2）用卡诺图进行化简。（注意利用无关项）中北大学电子信息工程系第三章 组合逻辑电路（3）由逻辑表
6、达式 画出逻辑图。中北大学电子信息工程系第三章 组合逻辑电路3.4 组合逻辑模块及其应用组合逻辑模块及其应用 3.4.1 3.4.1 编码器编码器 一.编码器的基本概念及工作原理 编码将特定的逻辑信号编为一组二进制代码。 能够实现编码功能的逻辑部件称为编码器。一般而言，N个不同的信号，至少需要n位二进制数编码。N和n之间满足下列关系: 2nN 中北大学电子信息工程系第三章 组合逻辑电路例：例：设计一个键控设计一个键控8421BCD8421BCD码编码器。码编码器。SSSSSSSSSS10V1k10D7CCC86B52A493中北大学电子信息工程系第三章 组合逻辑电路（2）由真值表写出各输出的逻
7、辑表达式为：9898SSSSA76547654SSSSSSSSB解：解：（1 1）列出真值表：）列出真值表：中北大学电子信息工程系第三章 组合逻辑电路76327632SSSSSSSSC9753197531SSSSSSSSSSD98SSA 7654SSSSB 7632SSSSC 97531SSSSSD 重新整理得：重新整理得：（3 3）由表达式画）由表达式画 出逻辑图：出逻辑图：SSSSSSSSSS0123456789VCC1k10&A&BC&D&中北大学电子信息工程系第三章 组合逻辑电路（4 4）增加）增加控制使能标志控制使能标志GS ：当按下当按下S0S9任意一个键时，任意一个键时，GS=1
8、，表示有，表示有信号输入；信号输入；当当S0S9均没均没按下时，按下时，GS=0，表示没有信号表示没有信号输入。输入。SSSSSSSSSS0123456789ABCDGS&1VCC1k10中北大学电子信息工程系第三章 组合逻辑电路二二. .二进制编码器二进制编码器 3 3位二进制编码器有位二进制编码器有8 8个输入端，个输入端，3 3个输出端，所以常称为个输出端，所以常称为8 8线线3 3线编码器，其功能真值表见下表：（线编码器，其功能真值表见下表：（输入为高电平有效输入为高电平有效）输 入输 出0A21AA1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0
9、 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 11I2I546II03I7III0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1编码器真值表中北大学电子信息工程系第三章 组合逻辑电路 由真值表写出各输出的逻辑表达式为： 用门电路实现逻辑电路：76542IIIIA 76321IIIIA 75310IIIIA A&1&A0A21I1I11131I1II52011I674II中北大学电子信息工程系第三章 组合逻辑电路三优先编码器允许同时输入两个以上信号，并按优先级
10、输出。 集成优先编码器举例74148（8线-3线）注意：该电路为反码输出。EI为使能输入端(低电平有效)，EO为使能输出端(高电平有效) ，GS为优先编码工作标志(低电平有效)。 中北大学电子信息工程系第三章 组合逻辑电路三三优先编码器优先编码器允许同时输入两个以上信号，并按允许同时输入两个以上信号，并按优先级输出。优先级输出。 集成优先编码器举例74148（8线-3线） 注意：该电路为反码输出。EI为使能输入端(低电平有效)，EO为使能输出端(高电平有效) ，GS为优先编码工作标志(低电平有效)。 7IEII1I2I543I6IIA01A2AEOGS0I1111111111111111&中北
11、大学电子信息工程系第三章 组合逻辑电路 四四编码器的应用编码器的应用 1 1编码器的扩展编码器的扩展用两片用两片7414874148优先编码器串行扩展实现的优先编码器串行扩展实现的1616线线4 4线优先编码器线优先编码器0I1I2I3I4I5I6I7IA2A1A0GSEOEI74148(2)I01I2II3I4I56I7IA21A0AGSEOEI74148(1)1X2XX560X7XX3XX4X14915X813XX10XX1112XXGSY0Y1Y2Y3EOEI0&中北大学电子信息工程系第三章 组合逻辑电路2 2组成组成8421BCD 8421BCD 编码器编码器72I0I1A6I5I4I
12、I3I0I74148AEIEOGS21AII457I162III03II11I98IY0Y1Y2Y3&GGGG1234中北大学电子信息工程系第三章 组合逻辑电路3.4.2 译码器一译码器的基本概念及工作原理一译码器的基本概念及工作原理译码器将输入代码转换成特定的输出信号例：例：2 2线线4 4线译码器线译码器中北大学电子信息工程系第三章 组合逻辑电路写出各输出函数表达式：画出逻辑电路图：BAEIY 0BAEIY 1BAEIY 2ABEIY 3111ABEI&Y0Y1Y2Y3中北大学电子信息工程系第三章 组合逻辑电路二、集成译码器二、集成译码器1.1.二进制译码器二进制译码器7413874138
13、3 3线线8 8线译码器线译码器&Y4Y5Y6Y73&2&Y0&Y1YYA0A1A2G1G2AG2B&1111111中北大学电子信息工程系第三章 组合逻辑电路2.84212.8421BCD译码器译码器74427442&Y4Y5Y6Y73&2&Y0&Y1YY9Y&Y8&13012A11AA1A1111中北大学电子信息工程系第三章 组合逻辑电路中北大学电子信息工程系第三章 组合逻辑电路三、译码器的应用三、译码器的应用1译码器的扩展用两片74138扩展为4线16线译码器G1G2AG2B74138(2)0A1A2A1G2AG2BG74138(1)A1A2A012AA01A3AE0162YYYY4Y5Y
14、Y3Y791410YYYY12Y13Y11Y152Y7YY YYY543016YY5Y7YY YYY543016YYY8中北大学电子信息工程系第三章 组合逻辑电路2实现组合逻辑电路例3.4.2.1 试用译码器和门电路实现逻辑函数：ACBCABLABCCABCBABCAL解：将逻辑函数转换成最小项表达式，再转换成与非与非形式。=m3+m5+m6+m7=用一片74138加一个与非门就可实现该逻辑函数。1G0A74138G2A2B12AGAY1YYY2YYY73Y4560ABC100L&7653mmmm中北大学电子信息工程系第三章 组合逻辑电路 例3.4.2.2 某组合逻辑电路的真值表如表4.2.4
15、所示，试用译码器和门电路设计该逻辑电路。解： 写出各输出的最小项表 达 式 ， 再 转 换 成 与非与非形式:ABCCBACBACBAL74217421mmmmmmmmCABCBABCAF653653mmmmmmCABCBACBACBAG64206420mmmmmmmm中北大学电子信息工程系第三章 组合逻辑电路 用一片74138加三个与非门就可实现该组合逻辑电路。可见，用译码器实现多输出逻辑函数时，优点更明显。3121YGYY74138A005Y2AG GY71YY2Y4A6A2BABC100FGL&653653mmmmmmABCCBACBACBAL74217421mmmmmmmmCABCBA
16、BCAFCABCBACBACBAG64206420mmmmmmmm中北大学电子信息工程系第三章 组合逻辑电路3构成数据分配器构成数据分配器 数据分配器将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。Dn位地址选择信号0D1D2Dn-1数据分配器示意图图4.2.7数数据据输输出入中北大学电子信息工程系第三章 组合逻辑电路用译码器设计一个用译码器设计一个“1线线-8线线”数据分配器数据分配器Y01Y2Y3Y4Y5Y6Y7Y0AAA12G2AG1G2B74183D10D0D1D2D3D4D5D6D7数据输出数据输入地址选择信号中北大学电子信息工程系第三章 组合逻辑电路 四、数字显示译码
17、器四、数字显示译码器常用的数字显示器有多种类型，按显示方式分，有字型重叠式、点阵式、分段式等。 按发光物质分，有半导体显示器，又称发光二极管(LED)显示器、荧光显示器、液晶显示器、气体放电管显示器等。1 1七段数字显示器原理七段数字显示器原理fabcdegDPCOMdcDPefCOMbag中北大学电子信息工程系第三章 组合逻辑电路按内部连接方式不同，七段数字显示器分为共阴极和共阳极两种。2 2七段显示译码器7448七段显示译码器7448是一种与共阴极数字显示器配合使用的集成译码器。COMCOMaabbccddeeffggDPDP中北大学电子信息工程系第三章 组合逻辑电路中北大学电子信息工程系
18、第三章 组合逻辑电路7448的逻辑功能：的逻辑功能：（1）正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数l15的二进制码（00011111）进行译码，产生对应的七段显示码。（2）灭零。当LT=1，而输入为0的二进制码0000时，只有当RBI =1时，才产生0的七段显示码,如果此时输入RBI =0 ，则译码器的ag输出全0，使显示器全灭；所以RBI称为灭零输入端。（3）试灯。当LT=0时，无论输入怎样，ag输出全1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。 LT称为试灯输入端。中北大学电子信息工程系第三章 组合逻辑电路（4）特殊控制端BI/RBO。BI/RBO可以作输入
19、端，也可以作输出端。 作输入使用时，如果BI=0时，不管其他输入端为何值，ag均输出0，显示器全灭。因此BI称为灭灯输入端。 作输出端使用时，受控于RBI。当RBI=0，输入为0的二进制码0000时，RBO=0，用以指示该片正处于灭零状态。所以，RBO 又称为灭零输出端。中北大学电子信息工程系第三章 组合逻辑电路将BI/RBO和RBI配合使用，可以实现多位数显示时的“无效0消隐”功能。具有无效0消隐功能的多位数码显示系统ARBO0A32agRBIA1AARBO0A32agRBIA1A1ARBOagARBOAA012A32agRBI3RBIAA10AARBO0A32agRBIA1A1ARBO0A
20、32agA1ARBIRBOA AA1A23ag0RBI0A A1AagRBI02A3RBO0中北大学电子信息工程系第三章 组合逻辑电路 3.4.3 3.4.3 数据选择器数据选择器一、一、 数据选择器的基本概念及工作原理数据选择器的基本概念及工作原理 数据选择器根据地址选择码从多路输入数据中选择一路，送到输出。1DD0Yn位地址选择信号D2-1数据选择器示意图图4.3.1数数据据输输出入n中北大学电子信息工程系第三章 组合逻辑电路例：四选一数据选择器根据功能表，可写出输出逻辑表达式：GDAADAADAADAAY)(301201101001中北大学电子信息工程系第三章 组合逻辑电路由逻辑表达式画
21、出逻辑图：由逻辑表达式画出逻辑图：DA0123D10ADDGY1&11111中北大学电子信息工程系第三章 组合逻辑电路二、集成数据选择器二、集成数据选择器集成数据选择器集成数据选择器74151（8选选1数据选择器）数据选择器）213DD0DDG1DD64DD751&1YY11A1A1121A0141235671516GND741518910111214134A02A1AD5D6DD73DD2DD01YVccGY中北大学电子信息工程系第三章 组合逻辑电路中北大学电子信息工程系第三章 组合逻辑电路三、数据选择器的应用1数据选择器的通道扩展数据选择器的通道扩展用两片用两片74151组成组成 “16选
22、选1”数据选择器数据选择器D01D2D3D4D5D6D7DG0A1A2AYY74151(2)0D1DD2D34D5D6D7DG0A1AA2YY74151(1)YY11D12435DD2A3D0DDD13DD2D DDD1411819101DDA615DA A70&中北大学电子信息工程系第三章 组合逻辑电路2实现组合逻辑函数实现组合逻辑函数（1）当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现逻辑函数。 例4.3.1 试用8选1数据选择器74151实现逻辑函数：ACBCABLABCCABCBABCAL解 ： 将 逻 辑 函 数 转 换 成 最小项表达式： =m3
23、+m5+m6+m7 画出连线图。YAD3474151G7DD DD162DY1DD02A5A0AB CL01图4.3.5 例4.3.1逻辑图中北大学电子信息工程系第三章 组合逻辑电路（2）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。例4.3.2 试用4选1数据选择器实现逻辑函数：解：将A、B接到地址输入端，C加到适当的数据输入端。作出逻辑函数L的真值表，根据真值表画出连线图。CABCABLA3DD12DY1D0A0A B01C4选1数据选择器L1中北大学电子信息工程系第三章 组合逻辑电路3.4.4 加法器一、加法器的基本概念及工作原理一、加法器的基本概念及工作原理加法器实现两个二进
24、制数的加法运算 1半加器只能进行本位加数、被加数的加法运算而不考虑低位进位。 列出半加器的真值表：BABABASABC 画出逻辑电路图。由真值表直接写出表达式:ABCS&=1中北大学电子信息工程系第三章 组合逻辑电路如果想用与非门组成半加器，则将上式用代数法变换成与非形式：由此画出用与非门组成的半加器。由此画出用与非门组成的半加器。ABBABABABBAABBAABABABABAS)()(ABBABAABABC&ABSCABSCCO中北大学电子信息工程系第三章 组合逻辑电路2全加器能同时进行本位数和相邻低位的进位信号的加法运算。由真值表直接写出逻辑表达式，再经代数法化简和转换得：由真值表直接写
25、出逻辑表达式，再经代数法化简和转换得：1iii1iii1iii1iiiiCBACBACBACBAS1iii1iii1iii)()(CBACBACBA1iii1iii1iii1iiiiCBACBACBACBAC1i-iiii)C(BABA中北大学电子信息工程系第三章 组合逻辑电路根据逻辑表达式画出全加器的逻辑电路图：COABiii-1CCiSiCI=1=1ABSCiiiiCi-1&1iS1iiiCBAiC1i-iiii)C(BABA中北大学电子信息工程系第三章 组合逻辑电路 二、多位数加法器二、多位数加法器4位串行进位加法器iBCi-1iASiiCBC-10A00SBii-1CAiiSiC101
26、ACB1SBii-1CAiiSiC212ACB2SBii-1CAiiSiC323ACB3SC3中北大学电子信息工程系第三章 组合逻辑电路本章小结本章小结1组合逻辑电路的特点是，电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。2组合逻辑电路的分析步骤为：写出各输出端的逻辑表达式化简和变换逻辑表达式列出真值表确定功能。3组合逻辑电路的设计步骤为：根据设计求列出真值表写出逻辑表达式(或填写卡诺图) 逻辑化简和变换画出逻辑图中北大学电子信息工程系第三章 组合逻辑电路4常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、加法器等。5上述组合逻辑器件除了具有其基本功能外，还可用来设计组合逻辑电路。应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则是：使用MSI芯片的个数和品种型号最少，芯片之间的连线最少6用MSI芯片设计组合逻辑电路最简单和最常用的方法是，用数据选择器设计多输入、单输出的逻辑函数；用二进制译码器设计多输入、多输出的逻辑函数。
