1、12.1 组合逻辑电路的分析和设计组合逻辑电路的分析和设计12.5 数据分配器和数据分配器和数据选择器数据选择器12.4 译码器和数字显示电路译码器和数字显示电路12.3 编码器编码器12.2 加法器加法器组合逻辑电路的一般结构组合逻辑电路的一般结构:第第12章章 组合逻组合逻辑辑电路电路 输出信号输出信号Yi是输入信号是输入信号Xj的函数的函数,表示为表示为Yi=f(X1,X2,Xn),i=1,2,m组合组合逻辑电路逻辑电路X1X2XnY1Y2Ym两个特点：两个特点：结构结构:信号信号单向传输单向传输,不存在反馈；不存在反馈；功能功能:逻辑门电路组成逻辑门电路组成,不含任何记忆元件不含任何记
2、忆元件。12.1 组合逻辑电路的分析和设计组合逻辑电路的分析和设计12.1.1 组合逻辑电路的分析组合逻辑电路的分析 分析组合逻辑电路的步骤：分析组合逻辑电路的步骤：已知逻辑图已知逻辑图写逻辑式写逻辑式化简或变换化简或变换列真值表列真值表分析逻辑功能分析逻辑功能确定确定解解：(1)由逻辑图写出逻辑式由逻辑图写出逻辑式YA B ABA BABABAB 例例12.1.1 分析下图的逻辑功能分析下图的逻辑功能1Y1 Y Y2AB11YA B(2)化简逻辑式化简逻辑式YY Y 12YA B 2(3)由逻辑式列出真值表由逻辑式列出真值表(4)分析逻辑功能分析逻辑功能当输入当输入A、B相同时输出为相同时输
3、出为“1”;否则否则,输出为输出为“0”。YAB ABABABY00011011=ABY“同或同或”门门YAB AB1100例例12.1.1 分析下图的逻辑功能分析下图的逻辑功能=1ABY解解：(1)由逻辑图写出逻辑式由逻辑图写出逻辑式YABC ()例例12.1.2 分析下图的逻辑功能分析下图的逻辑功能YBC1(2)化简逻辑式化简逻辑式=1Y1YAB=1CYAY 1ABCBC ()A BCBCA BCBC ()()A BCBCA BCBC ()()ABCABCABCABC (3)由逻辑式列出真值表由逻辑式列出真值表(4)分析逻辑功能分析逻辑功能当输入当输入A、B、C取值取值中有奇数个中有奇数个
4、1时时,输出输出为为“1”;否则否则,输出为输出为“0”。ABCY0000010100111001011101111100YABCABCABCABC1100例例12.1.2 分析下图的逻辑功能分析下图的逻辑功能11.1.2 组合逻辑电路的设计组合逻辑电路的设计设计设计组合逻辑电路的步骤：组合逻辑电路的步骤：已知逻辑要求已知逻辑要求列真值表列真值表写逻辑式写逻辑式化简或变换化简或变换画逻辑图画逻辑图组合逻辑电路的设计是分析的逆过程。组合逻辑电路的设计是分析的逆过程。确定确定例例12.1.3 道路交通指示电路中道路交通指示电路中,当红绿黄三色灯单独工作当红绿黄三色灯单独工作点亮或绿黄两灯同时工作点
5、亮表示情况正常点亮或绿黄两灯同时工作点亮表示情况正常,其他情况均其他情况均属故障属故障,需要输出报警信号需要输出报警信号,试设计此交通报警控制电路。试设计此交通报警控制电路。解解:(1)由题意列真值表由题意列真值表设设A.B.C分别为红绿黄灯分别为红绿黄灯,A.B.C为为1时灯亮时灯亮,为为0灯灭。灯灭。报警电路输出为报警电路输出为Y,1表示故表示故障障,0表示正常。表示正常。ABCABCY000001010011100101110111真值表真值表ABCABCABC00001111(2)由真值表写出逻辑式由真值表写出逻辑式a.取取Y=1列逻辑式列逻辑式YABC ABC ABC ABCb.对每
6、一种组合对每一种组合,为为“与与”逻辑逻辑c.各种组合之间各种组合之间,为为“或或”逻逻辑辑ABC A(B C)ABCABACABC AB AC11Y AB11C1图图11Y AB11C&图图2(3)变换和化简逻辑式变换和化简逻辑式YABC ABC ABC ABC(4)由逻辑式画出逻辑图由逻辑式画出逻辑图ABCABC AC ABABC(ABC ABC)(ABC ABC)例例12.1.4 火车站在同一时间只发一趟列车火车站在同一时间只发一趟列车,给出唯一允许给出唯一允许发车信号发车信号,按照特快、直快和普快的优先次序放行按照特快、直快和普快的优先次序放行,试依试依此要求设计逻辑电路。此要求设计逻
7、辑电路。解解:(1)由题意列出真值表由题意列出真值表设设A,B,C分别为特快分别为特快.直快直快.普快普快,申请发车为申请发车为“1”,开开车信号分别为车信号分别为YA,YB,YC,允允许开车为许开车为“1”。ABC YAYBYC000001010011100101110111真值表真值表001001111100000010000000(2)由真值表写逻辑式并化简由真值表写逻辑式并化简AYABC ABC ABC ABCBYABC ABCABCYABCAB AB A(3)由逻辑式画出逻辑图由逻辑式画出逻辑图AYABC AB C A BC A BC ABYABC ABCABCYABC1 AB1CY
8、AYBYC“半加半加”只求本位的和只求本位的和,不管低位进位。不管低位进位。由真值表写逻辑式：由真值表写逻辑式：SABABAB12.2 加法器加法器12.2.1 半加器半加器ABCS0000010110011110CAB真值表真值表A.B是加数是加数,S是本位相加之和是本位相加之和,C是产生的进位数。是产生的进位数。由逻辑式可画出逻辑图由逻辑式可画出逻辑图SC&=1ABCOSCAB 半加器符半加器符号号全加器全加器:对两个一位二进制数及来自低位的对两个一位二进制数及来自低位的“进位进位”进行进行相加相加,产生本位产生本位“和和”和向高位和向高位“进位进位”的逻辑电路。的逻辑电路。12.2.2
9、全加器全加器全加器真值表全加器真值表0 0010101010011001100001111 iAiB1iCiCiS1111iiiiiiiiiiiiiSABCABCABCABC1111()()iiiiiiiiiiA BCBCA BCBC11()()iiiiiiA BCA BC1iiiABC1111iiiiiiiiiiiiiCABCABCABCABC1iiiiiiiCABABAB（）1()iiiiiAB CAB1()iiiiiAB CAB0 10 11 00 11 01 01 11()iiiiiAB CAB 12.2.2 全加器全加器1-iiiiSABC1-()iiiiiiCAB CAB全加器逻辑
10、图全加器逻辑图:CI COAiBiSiCiCi-1全加器符号全加器符号AiBiSiCi=1Ci-1&=1 12.2.2 全加器全加器1iiiiSABCCOSCAB 半加器符半加器符号号1()iiiiiiCAB CA BiiABiiA B1iiiABC1()iiiAB C1()iiiiiAB CA B全加器逻辑图全加器逻辑图(b)AiBiSiCi 1Ci-1 CO COA BAB CO CIA3B3S3C3 CO CIC2 CO CIC1 CO CIC0S2S1S0A2B2A1B1A0B0串行进位串行进位多位二进制数相加多位二进制数相加,可用并行相加、串行进位。可用并行相加、串行进位。特点特点:
11、结构简单结构简单,运算速度慢。运算速度慢。T692型集成加法器就是串行加法器。型集成加法器就是串行加法器。12.2.2 全加器全加器 CO CIS3C3 CO CIC2 CO CIC1 CO CIC0S2S1S01 1010 01001 11 1 111结果为结果为1101+1101=11010例例1计算计算1101+1101A3B3A2B2A1B1A0B0 12.2.2 全加器全加器12.3 编码器编码器(Encoder)编码编码:将二进制数码将二进制数码0.1按一定规律编排按一定规律编排,用来表示某种信用来表示某种信息含义的一串符号。息含义的一串符号。编码器编码器:具有编码功能的逻辑电路。
12、具有编码功能的逻辑电路。2n 种组种组合合 2n 个信个信息息2n Nn 位位二二进进制制代代码码N个个 编码器编码器高高低低电电平平信信号号将输入信号编成二进制代码的电路。将输入信号编成二进制代码的电路。12.3.1 二进制编码器二进制编码器 1 2 30输入输入输出输出I0I1I2I3Y1Y01000010000100001(b)逻辑真值表逻辑真值表任何时刻只允许任何时刻只允许一个输入是高电一个输入是高电平，逻辑为平，逻辑为“1”。(a)逻辑符号逻辑符号4输输入入二进制码输二进制码输出出1101100010 1 2 30 1 2 3YI II II I I I Y1Y0I0 I1 I2 I
13、3 00 1 2 30 1 2 3YI I I II I I I1.4/2线编码器线编码器 12.3.1 二进制编码器二进制编码器当所有的输入都为当所有的输入都为1时时,Y1Y0=？Y1Y0=00无法输出有效编码！无法输出有效编码！I2=I3=1,I1=I0=0时时,Y1Y0=？Y1Y0=00321032100321032101IIIIIIIIYIIIIIIIIY I0 I1I2I31 1 1 1&1Y0 Y1&1 1.4/2线编码器线编码器 结论结论:编码器不能同时输入两个以上的有效编码信号编码器不能同时输入两个以上的有效编码信号110000000计算机中计算机中,经常有两个或更多经常有两个
14、或更多输入编码信号同时有效输入编码信号同时有效,必须必须根据轻重缓急根据轻重缓急,规定好这些外规定好这些外设允许操作的先后次序设允许操作的先后次序,即即优优先级别先级别。优先编码器：优先编码器：识别多个编码请求信号的优先级别，识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件。并进行相应编码的逻辑部件。12.3.1 二进制编码器二进制编码器2.优先编码器优先编码器(1)列出功能表列出功能表输输 入入输输 出出I0I1I2I3Y1Y0100010010 1高高低低(2)写出逻辑表达式写出逻辑表达式12 33YI II01 2 33YI I II优先级优先级4/2 线优先编码器线优先编码器输
15、入编码信号高电平有效输入编码信号高电平有效,输出为二进制代码。输出为二进制代码。输入编码信号优先级从高到低为输入编码信号优先级从高到低为 I0I3输入为输入为I3 I0,输出为输出为Y1 Y011011000(3)画出逻辑电路画出逻辑电路 (略略)将十进制数将十进制数 0 0-9 9 编成二进制代码的电路。编成二进制代码的电路。12.3.2 二二 十进制编码器十进制编码器表示十进制数表示十进制数4 4位位1010个个 编码器编码器高高低低电电平平信信号号二二进进制制代代码码二二 十进制优先编码器：十进制优先编码器：允许几个信号同时有效允许几个信号同时有效,但电但电路只对其中优先级别高的信号进行
16、编码路只对其中优先级别高的信号进行编码,而对其它优先而对其它优先级别低的信号不予理睬。级别低的信号不予理睬。74147是一个典型的是一个典型的8421BCD码优先编码器码优先编码器:91II输入信号的优先次序为输入信号的优先次序为:91II30YY输入信号输入信号 和输出信号和输出信号 均为低（均为低（0）有效。）有效。12.3.2 二二 十进制编码器十进制编码器74147 优先优先编码器编码器真值真值表表 输入输入 (低电平有效低电平有效)输出输出(8421反码反码)74147集成优先编码器集成优先编码器(10/4线线):4567821 GNDIIIIIY Y3C C32190N C UYI
17、IIIY16 15 14 13 12 11 10 91 2 3 4 5 6 7 874148集成优先编码器集成优先编码器(8/3线线)例例1:编码电路如图编码电路如图(a),当输入当输入D6.D7和和D8为图为图(b)的波形的波形时时,试画出试画出74147编码器的输出波形。编码器的输出波形。11D6D7D8100000Y0Y1Y2Y3图图(a)6I7I8I9I5I4I3I2I1I1Y2Y3Y0Y6D7D8D5V 5V 7414712.4 译码器和数字显示电路译码器和数字显示电路12.4.1 二进制译码器二进制译码器n位位2n种输种输出状态出状态译码是编码的逆过程译码是编码的逆过程,它将二进制
18、代码它将二进制代码(输入输入)转换成十转换成十进制数、字符和其他输出信号。进制数、字符和其他输出信号。常用的译码电路有二进制译码器、二常用的译码电路有二进制译码器、二-十译码器和显示十译码器和显示译码器等。译码器等。74LS138 译码器译码器1.74LS138 译码器译码器(3/8线线)A0 A1 A2 1 1 Y1Y21 1 1 1&Y4 Y5 6Y 7Y&Y3Y0S12S 3S&1 011111111023SS1 译码器处于禁止状态译码器处于禁止状态00000000内部逻辑图内部逻辑图1.74LS138 译码器译码器(3/8线线)111111111123SS0 译码器被选通译码器被选通A
19、0 A1 A2 1 1 Y1Y21 1 1 1&Y4 Y5 6Y 7Y&Y3Y0S12S 3S&1 内部逻辑图内部逻辑图74LS138译码器的真值表译码器的真值表1S23SS 2A1A0A0Y1Y2Y3Y4Y5Y6Y7Y输输 入入输输 出出1111111110111111111000001111111100011011111110010110111111001111101111101001111011110101111110111011011111101101111111111002100YAAAm 12 101YAAAm 22102YAAAm 32103YAAAm 521 05YAAAm 6
20、2106YAAAm 42104YA AAm 72107YAAAm 引脚图引脚图 逻辑符号逻辑符号 1.74LS138 译码器译码器(3/8线线)2.用译码器实现逻辑函数用译码器实现逻辑函数00210YA A AABCm 11YABCm 3/8线译码器的线译码器的 含三变量函数的全部最小项。含三变量函数的全部最小项。用该器件能够方便地实现三变量逻辑函数。用该器件能够方便地实现三变量逻辑函数。70Y Y22YABCm .77YABCm 74LS138S1 S2 S3 A0 A1 A2+5V Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A B C 当当S1=1,S2=S3=0时时YABBC 用一
21、片用一片74LS138 实现函数实现函数解：将逻辑函数用最小项表示解：将逻辑函数用最小项表示,然后两次求反。然后两次求反。YAB(C C)BC(AA)ABCABCABC 237mmm 237mmm 237YYY 在译码器的输出端加一个与非门，即可实现给在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数。定的组合逻辑函数。237mmm 例例2:试用试用3/8线译码器线译码器LS138和和与非与非门实现逻辑函数门实现逻辑函数YABACBC解解:将逻辑函数用最小项表示。将逻辑函数用最小项表示。YABACBC()()()AB CCAC BBBC AAABCABCABCABC2317mmmm123
22、7mmmm1237Y YYY+5V A B C 74LS138 Y0 Y1 Y2 Y3 Y4 Y5Y6 Y7 S1 S2 S3 A 0 A 1 A 2 Y&2317mmmm12.4.2 数字数字显示译码器显示译码器在数字电路中在数字电路中,需需把运算结果用十进制数显示出来把运算结果用十进制数显示出来,要用要用数字显示译码器数字显示译码器。半导体数码管显示器半导体数码管显示器液晶数码管显示器液晶数码管显示器荧光数码管显示器荧光数码管显示器gfedcba 1.七段数字显示器七段数字显示器 由七段发光二极管构成由七段发光二极管构成0 1 1 0 0 0 01 1 0 1 1 0 1低低电电平平时时发
23、发光光高高电电平平时时发发光光共阳极接法共阳极接法abcgdefdgfecbagfedcba共阴极接法共阴极接法abcdefg0 0 1 0 0 1 0 2.七段显示译码器七段显示译码器100101111117个个4位位A3 A2A1A0agfedcb译译码码器器二二进进制制代代码码abcdefg数字显示译码器是驱动显示器的核心部件数字显示译码器是驱动显示器的核心部件,将输入代码转将输入代码转换成相应数字换成相应数字,并在数码管上显示出来。并在数码管上显示出来。gfedcbaA3 A2 A1 A0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1
24、1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 0 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 91,1,/1LTRBIBI RBO 输入端输入端输出端输出端/0,0BI RBOag 动态动态灭零灭零输入端输入端030,1,0,0RBILTAAa g ，1Ab c d efgCCU a2ALTRBI3A0A
25、GND7448BI/RBO0LT ag=1灯灯测测试试输入端输入端 2.七段显示译码器七段显示译码器7448外引线排列图外引线排列图控制端控制端灭灯灭灯输入输入/动动态灭零输出态灭零输出作输入端时作输入端时:作输出端时作输出端时:/0BI RBO 1)作动态灭零输出作动态灭零输出/1BI RBO 2)作其他输出作其他输出七段译码器和数码管的联接图七段译码器和数码管的联接图01100011111LTRBIBIabcdefg7448来自计数器来自计数器abcdefgA0A1A2A312.5 数据分配器和数据选择器数据分配器和数据选择器数字数字分配器分配器:将将一路输入数据一路输入数据分时分时分送分
26、送到多路输出；到多路输出；数字数字选择器选择器:从从多路输入数据中多路输入数据中选择选择一路输出。一路输出。IYD0D1D2D3SA1A0A0A1D0D1D2D3S12.5.1 数据选择器数据选择器从从多路输入多路输入数据中选择其中所需要的数据中选择其中所需要的一路一路数据数据输出输出。例：例：四选一数据选择器四选一数据选择器输输入入数数据据输出数据输出数据使能端使能端D0D1D2D3YSA1A0 地址信号地址信号 74LS151 数据选择器数据选择器(b)逻辑逻辑符号符号(a)外引线排列图外引线排列图GND87654321A1A2A0D7D6D5S UCC10916151413121174L
27、S151D4D3D2D1D0WW74LS151WSD7D6D5D4D3D2D1D0WA2A1A0 地址输入端地址输入端 输出端输出端 使能端使能端 数据输入端数据输入端12.5.1 数据选择器数据选择器mi 为为A2.A1.A0 的最小的最小项。项。70iiWm D S=1时禁止选时禁止选择择,W=0S=0时正常工作时正常工作,输出输出m6=1,其它各项为其它各项为0,W=D6。74LS 151 功能表功能表使能使能地地 址址 输出输出SA0A2W100000D3D2D1D0A10D40D50D60D7000101 000011100110101111W1D3D2D1D0D4D5D6D7001
28、1223344556677Wm DmDm Dm Dm Dm Dm Dm D 例例1:试用试用74LS151实现逻辑函数实现逻辑函数 YACABYACAB()()AC BBAB CCABCABCABCABC1345=+mmmm实现函数电路如图所示实现函数电路如图所示 74LS151ABC10D0 D1 D2 D3 D4 D5 D6 D7A0A1A2 SYACAB解解:将逻辑函数式用最小项式表示将逻辑函数式用最小项式表示例例2:用用74LS151型型8选选1数据选择器实现逻辑函数式数据选择器实现逻辑函数式 Y=AB+BC+AC解解:将逻辑函数式用最小项式表示将逻辑函数式用最小项式表示YAB CCB
29、C AACA BBABCABCABCABC()()()3,5,6,7m （）Y“1”74LS151WSD7D6D5D4D3D2D1D0WA2A1A0ABC12.5.2 数据分配器数据分配器将将一路输入一路输入数据数据分时分时分送到分送到多路输出多路输出端输出。端输出。数据分配器可采用二进制译码器实现。数据分配器可采用二进制译码器实现。用用74LS138作为数据分配器的逻辑原理如图。作为数据分配器的逻辑原理如图。A2A1A0=010时时,Y2=DA2A1A0=101时时,Y5=D11.5.1 数据分配器数据分配器74LS138译码器作为数据分配器的功能表译码器作为数据分配器的功能表1S2S3S2A1A0A0Y1Y2Y3Y4Y5Y6Y7YD11111111110D11D1111110110D111D111111010D1111D11110010D11111D1111100D111111D110100D1111111D11000D11111111D0000D11111111100输输 出出输输 入入
