1、第第4章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 4.1组合逻辑电路手工分析组合逻辑电路手工分析 4.1.1 组合逻辑电路的定义组合逻辑电路的定义 4.1组合逻辑电路手工分析组合逻辑电路手工分析 4.1.2 组合逻辑电路的手工分析步骤组合逻辑电路的手工分析步骤 4.1组合逻辑电路手工分析组合逻辑电路手工分析 4.1.3 组合逻辑电路分析实例组合逻辑电路分析实例【例【例4-1】已知逻辑电路如图已知逻辑电路如图4-2所示，分析该电路逻辑功能。所示，分析该电路逻辑功能。1.单输出组合逻辑电路的分析单输出组合逻辑电路的分析 4.1组合逻辑电路手工分析组合逻辑电路手工分析 4.1.3 组合逻
2、辑电路分析实例组合逻辑电路分析实例【例【例4-2】已知逻辑电路如图】已知逻辑电路如图4-3所示，分析该电路的逻辑功能。所示，分析该电路的逻辑功能。2多输出组合逻辑电路的分析多输出组合逻辑电路的分析 4.2 组合逻辑电路手工设计方法组合逻辑电路手工设计方法 4.2.1 组合逻辑电路的一般设计步骤组合逻辑电路的一般设计步骤 4.2 组合逻辑电路手工设计方法组合逻辑电路手工设计方法 4.2.2 组合逻辑电路的设计示例组合逻辑电路的设计示例【例【例4-3】分别用与非门和或非门设计一个表决电路。即设计一个分别用与非门和或非门设计一个表决电路。即设计一个A、B和和C共共三人的表决电路。当表决某个提案时，多
3、数人同意，则提案通过；同时三人的表决电路。当表决某个提案时，多数人同意，则提案通过；同时A具有具有否决权。若全票否决，也给出显示。否决权。若全票否决，也给出显示。4.3 编编 码码 器器 4.3.1 编码器的基本概念编码器的基本概念 4.3 编编 码码 器器 4.3.2 二进制编码器二进制编码器 1三位二进制编码器三位二进制编码器 4.3 编编 码码 器器 4.3.2 二进制编码器二进制编码器 1三位二进制编码器三位二进制编码器 4.3 编编 码码 器器 4.3.2 二进制编码器二进制编码器 2优先编码器优先编码器 4.3 编编 码码 器器 4.3.3 二二-十进制编码器十进制编码器 4.3
4、编编 码码 器器 4.3.3 二二-十进制编码器十进制编码器 4.3 编编 码码 器器 4.3.3 二二-十进制编码器十进制编码器 4.4 译译 码码 器器 4.4.1 译码器的概念译码器的概念 4.4 译译 码码 器器 4.4.2 二进制译码器二进制译码器 4.4 译译 码码 器器 4.4.3 二二-十进制译码器十进制译码器 4.4 译译 码码 器器 4.4.3 二二-十进制译码器十进制译码器 4.4 译译 码码 器器 4.4.4 用集成译码器实现逻辑函数用集成译码器实现逻辑函数【例【例4-4】试用译码器】试用译码器74LS138和与非门实现逻辑函数：和与非门实现逻辑函数：4.4 译译 码码
5、 器器 4.4.4 用集成译码器实现逻辑函数用集成译码器实现逻辑函数【例【例4-5】有真值表如表】有真值表如表4-11所示，用所示，用74LS138和与非门设计对应的逻辑电路。和与非门设计对应的逻辑电路。4.4 译译 码码 器器 4.4.5 显示控制译码器显示控制译码器 1.七段数码显示器七段数码显示器 4.4 译译 码码 器器 4.4.5 显示控制译码器显示控制译码器 1.七段数码显示器七段数码显示器 4.4 译译 码码 器器 4.4.5 显示控制译码器显示控制译码器 1.七段数码显示器七段数码显示器 4.4 译译 码码 器器 4.4.5 显示控制译码器显示控制译码器 2.七段显示译码器七段
6、显示译码器 4.4 译译 码码 器器 4.4.5 显示控制译码器显示控制译码器 3.多数码管动态扫描显示控制方法多数码管动态扫描显示控制方法【例【例4-6】用一片】用一片74LS48和和74LS138实现八位数码管的八位十进制数显示。实现八位数码管的八位十进制数显示。4.5 数据选择器与数据分配器数据选择器与数据分配器 4.5.1 数据选择器数据选择器 4.5 数据选择器与数据分配器数据选择器与数据分配器 4.5.1 数据选择器数据选择器 4.5 数据选择器与数据分配器数据选择器与数据分配器 4.5.1 数据选择器数据选择器 4.5 数据选择器与数据分配器数据选择器与数据分配器 4.5.1 数
7、据选择器数据选择器 4.5 数据选择器与数据分配器数据选择器与数据分配器 4.5.2 用数据选择器实现逻辑函数用数据选择器实现逻辑函数【例【例4-7】用】用4选选1数据选择器数据选择器74153模块实现例模块实现例4-3的逻辑函数。的逻辑函数。4.5 数据选择器与数据分配器数据选择器与数据分配器 4.5.2 用数据选择器实现逻辑函数用数据选择器实现逻辑函数【例【例4-8】用】用8选选1数据选择器数据选择器74LS151实现逻辑函数：实现逻辑函数：4.5 数据选择器与数据分配器数据选择器与数据分配器 4.5.3 数据分配器数据分配器 4.6 加加 法法 器器 4.6.1半加器半加器 4.6 加加
8、 法法 器器 4.6.2 全加器全加器 4.6 加加 法法 器器 4.6.3 多位加法器多位加法器 1串行进位加法器串行进位加法器 4.6 加加 法法 器器 4.6.3 多位加法器多位加法器 2并行进位加法器并行进位加法器【例【例4-9】试采用四位全加器】试采用四位全加器74LS83完成完成8421 BCD码到余码到余3码的转换。码的转换。4.7 比较器比较器 4.7.1 1位数值比较器位数值比较器 4.7 比较器比较器 4.7.2 集成数字比较器集成数字比较器 4.7 比较器比较器 4.7.3 集成数值比较器应用举例集成数值比较器应用举例 4.7 比较器比较器 4.7.3 集成数值比较器应用
9、举例集成数值比较器应用举例 4.8 广义译码器概念广义译码器概念 4.9 可编程逻辑器件的结构与原理可编程逻辑器件的结构与原理 4.9.1 PLD概述概述 4.9 可编程逻辑器件的结构与原理可编程逻辑器件的结构与原理 4.9.2 简单简单PLD的结构与工作原理的结构与工作原理 1电路符号表示电路符号表示 4.9 可编程逻辑器件的结构与原理可编程逻辑器件的结构与原理 4.9.2 简单简单PLD的结构与工作原理的结构与工作原理 2PROM 4.9 可编程逻辑器件的结构与原理可编程逻辑器件的结构与原理 4.9.2 简单简单PLD的结构与工作原理的结构与工作原理 2PROM【例【例4-10】图图4-4
10、6(a)给出了函数给出了函数F的逻辑图，假设与阵列和或阵列都是的逻辑图，假设与阵列和或阵列都是可编程的，试画出相应的可编程的，试画出相应的PLD结构图。结构图。4.9 可编程逻辑器件的结构与原理可编程逻辑器件的结构与原理 4.9.2 简单简单PLD的结构与工作原理的结构与工作原理 3PLA 4.9 可编程逻辑器件的结构与原理可编程逻辑器件的结构与原理 4.9.2 简单简单PLD的结构与工作原理的结构与工作原理 4PAL 4.9 可编程逻辑器件的结构与原理可编程逻辑器件的结构与原理 4.9.2 简单简单PLD的结构与工作原理的结构与工作原理 4PAL 4.10 组合电路的竞争与冒险组合电路的竞争与冒险 4.10 组合电路的竞争与冒险组合电路的竞争与冒险 4.10.1 逻辑冒险现象的判断逻辑冒险现象的判断 1.代数法代数法 2.卡诺图法卡诺图法 4.10 组合电路的竞争与冒险组合电路的竞争与冒险 4.10.2 冒险现象解决方法冒险现象解决方法 1.增加冗余项增加冗余项 2.选通法选通法 习习 题题 习习 题题 习习 题题
