1、1第第1章章 硅集成电路工艺硅集成电路工艺1.1 硅衬底材料的制备硅衬底材料的制备1.2 硅集成电路制造工艺硅集成电路制造工艺 1.2.1 集成电路加工过程简介集成电路加工过程简介 1.2.2 图形转换（光刻与刻蚀工艺）图形转换（光刻与刻蚀工艺）1.2.3 掺杂工艺（扩散与离子注入）掺杂工艺（扩散与离子注入）1.2.4 制膜制膜（制作各种材料的薄膜）（制作各种材料的薄膜）1.3 集成电路生产线集成电路生产线1.4 集成电路封装集成电路封装1.5 集成电路工艺小结集成电路工艺小结1.6 集成电路的基本制造工艺集成电路的基本制造工艺 流程流程 （见教材第（见教材第1章）章）2 1.1 硅衬底材料的
2、制备硅衬底材料的制备 任何集成电路的制造都离不开衬底材任何集成电路的制造都离不开衬底材料料单晶硅。制备单晶硅有两种方法：悬单晶硅。制备单晶硅有两种方法：悬浮区熔法和直拉法。浮区熔法和直拉法。悬浮区熔法是在悬浮区熔法是在20世纪世纪50年代提出看年代提出看并很快被应用到晶体制备技术中。用这种并很快被应用到晶体制备技术中。用这种方法制备的单晶硅的电阻率非常高，特别方法制备的单晶硅的电阻率非常高，特别适合制作电力电子器件。目前悬浮区熔法适合制作电力电子器件。目前悬浮区熔法制备的单晶硅仅占有很小的市场份额。制备的单晶硅仅占有很小的市场份额。3 随着超大规模集成电路的不随着超大规模集成电路的不断发展，不
3、但要求单晶硅的尺寸断发展，不但要求单晶硅的尺寸不断增加，而且要求所有的杂质不断增加，而且要求所有的杂质浓度能得到精密控制，而悬浮区浓度能得到精密控制，而悬浮区熔法无法满足这些要求，因此，熔法无法满足这些要求，因此，直拉法制备的单晶硅越来越多地直拉法制备的单晶硅越来越多地被人们所采用。目前市场上的单被人们所采用。目前市场上的单晶硅绝大部分是采用直拉法制备晶硅绝大部分是采用直拉法制备得到的。得到的。4 圓圓晶是制作矽半导体晶是制作矽半导体IC所用之矽晶片，狀所用之矽晶片，狀似圓形，故稱晶圓。材料是矽，似圓形，故稱晶圓。材料是矽，IC（Integrated Circuit）工厂用的矽晶片即為矽）工厂
4、用的矽晶片即為矽晶体，因為整片的矽晶片是單一完整的晶体，晶体，因為整片的矽晶片是單一完整的晶体，故又稱為單晶体。但在整体固态晶体內，眾多故又稱為單晶体。但在整体固态晶体內，眾多小晶体的方向不相，則為复晶體（或多晶体）。小晶体的方向不相，則為复晶體（或多晶体）。生成單晶体或多晶体与晶体生長時的溫度，速生成單晶体或多晶体与晶体生長時的溫度，速率与雜質都有關系。率与雜質都有關系。56 把块状多晶硅放入坩埚内加热到把块状多晶硅放入坩埚内加热到 1440再次熔化。为了防再次熔化。为了防止硅在高温下被氧化，坩埚内被抽成真空并注入惰性气体氩气。止硅在高温下被氧化，坩埚内被抽成真空并注入惰性气体氩气。之后用纯
5、度之后用纯度 99.7%的钨丝悬挂的钨丝悬挂“硅籽晶硅籽晶”探入熔融硅中，以探入熔融硅中，以 220转转/分钟的转速及分钟的转速及 310毫米毫米/分钟的速率从熔液中将单晶硅分钟的速率从熔液中将单晶硅棒缓慢拉出。这样就会得到一根纯度极高的单硅晶棒，理论上棒缓慢拉出。这样就会得到一根纯度极高的单硅晶棒，理论上最大直径可达最大直径可达45厘米，最大长度为厘米，最大长度为3米。米。7 1.2.1 集成电路加工过程简介集成电路加工过程简介一、硅片制备（切、磨、抛）一、硅片制备（切、磨、抛）*圆片（圆片（Wafer）尺寸与衬底厚度：）尺寸与衬底厚度：3 0.4mm 5 0.625mm4 0.525mm
6、6 0.75mm 硅片的大部分用于机械支撑。硅片的大部分用于机械支撑。1.2 集成电路制造工艺集成电路制造工艺8CrystalGrowthSlicingGraphite HeaterSi MeltSi CrystalPolishingWaferingHigh Temp.AnnealingFurnaceAnnealed WaferDefect FreeSurface byAnnealing(Surface Improvement）Surface DefectMapPolished Wafer晶圆退火工艺流程晶圆退火工艺流程晶体生长晶体生长晶圆制作晶圆制作硅晶体硅晶体熔硅熔硅切片切片抛光抛光抛光片
7、抛光片高温退火高温退火退火后的晶圆退火后的晶圆退火炉退火炉（改善表面）（改善表面）利用退火消除缺陷利用退火消除缺陷石墨加热器9二、前部工序二、前部工序 Mask掩膜版 CHIP10晶圆处理制程晶圆处理制程 晶圆处理制程之主要工作为在硅晶圆上制作电晶圆处理制程之主要工作为在硅晶圆上制作电路与电子元件（如电晶体管、电容器、逻辑门等），路与电子元件（如电晶体管、电容器、逻辑门等），为上述各制程中所需技术最复杂且资金投入最多的为上述各制程中所需技术最复杂且资金投入最多的过程过程，以微处理器（，以微处理器（Microprocessor）为例，其所）为例，其所需处理步骤可达需处理步骤可达数百道数百道，而其
8、所需加工机台先进且，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造环境为为一温昂贵，动辄数千万一台，其所需制造环境为为一温度、湿度与度、湿度与 含尘（含尘（Particle）均需控制的无尘室）均需控制的无尘室/超超净间净间（Clean-Room），虽然详细的处理程序是随著），虽然详细的处理程序是随著产品种类与所使用的技术有关；不过其基本处理步产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适当的清洗（骤通常是晶圆先经过适当的清洗（Cleaning）之後，）之後，接著进行氧化（接著进行氧化（Oxidation）及沉积，最後进行显影、）及沉积，最後进行显影、蚀刻及离子注入等反
9、覆步骤，以完成晶圆上电路的蚀刻及离子注入等反覆步骤，以完成晶圆上电路的加工与制作。加工与制作。11 晶圆处理制程（晶圆处理制程（Wafer Fabrication；简称；简称 Wafer Fab）1.图形转换：图形转换：将设计在掩膜版将设计在掩膜版(类似于照相底片类似于照相底片)上的图上的图形转移到半导体单晶片上形转移到半导体单晶片上 2.掺杂：掺杂：根据设计的需要，将各种杂质掺杂在需要的根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等位置上，形成晶体管、接触等 3.制膜：制膜：制作各种材料的薄膜制作各种材料的薄膜12图形转换：图形转换：光刻：接触光刻、接近光刻、投影光刻、电子
10、光刻：接触光刻、接近光刻、投影光刻、电子束光刻束光刻刻蚀：干法刻蚀、湿法刻蚀刻蚀：干法刻蚀、湿法刻蚀掺杂：掺杂：离子注入离子注入 退火退火扩散扩散制膜：制膜：氧化：干氧氧化、湿氧氧化等氧化：干氧氧化、湿氧氧化等CVD：APCVD、LPCVD、PECVDPVD：蒸发、溅射：蒸发、溅射13 三、后部封装三、后部封装（在另外厂房）（在另外厂房）（1）背面减薄（2）划片、掰片（3）粘片（4）压焊：金丝球焊（5）切筋（6）整形（7）封装（8）沾锡：保证管脚的电学接触（9）老化（10）成测（11）打字、包装 划片14金 丝劈加 热 压 焊15 设计与工艺制造之间的接口是设计与工艺制造之间的接口是版图。版图
11、。什么是什么是版图？它是一组相互套合的图形，各层版图相应版图？它是一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用不同的图案来于不同的工艺步骤，每一层版图用不同的图案来表示。版图与所采用的制备工艺紧密相关。表示。版图与所采用的制备工艺紧密相关。在计算机及其在计算机及其VLSI设计系统上设计完成的集设计系统上设计完成的集成电路版图还只是一些图像或成电路版图还只是一些图像或(和和)数据，在将设数据，在将设计结果送到工艺线上实验时，还必须经过一个重计结果送到工艺线上实验时，还必须经过一个重要的中间环节：要的中间环节：制版制版。所以，在介绍基本的集成。所以，在介绍基本的集成电路加工工艺之
12、前，先简要地介绍集成电路加工电路加工工艺之前，先简要地介绍集成电路加工的掩模的掩模(Masks)及其制造。及其制造。通常我们看到的器件通常我们看到的器件版图是一组复合图，这个复合图实际上是由若干版图是一组复合图，这个复合图实际上是由若干个分层图形叠合而成，这个过程和印刷技术中的个分层图形叠合而成，这个过程和印刷技术中的套印技术非常相像。套印技术非常相像。版图与制版版图与制版16 制版的目的就是产生一套分层的版图掩模，制版的目的就是产生一套分层的版图掩模，为将来进行图形转移，即将设计的版图转移到为将来进行图形转移，即将设计的版图转移到硅片上去做准备。硅片上去做准备。制版制版是通过图形发生器完成图
13、形的缩小和是通过图形发生器完成图形的缩小和重复。在设计完成集成电路的版图以后，设计重复。在设计完成集成电路的版图以后，设计者得到的是一组标准的制版数据，将这组数据者得到的是一组标准的制版数据，将这组数据传送给图形发生器传送给图形发生器(一种制版设备一种制版设备)，图形发生，图形发生器（器（PG-pattern generator）根据数据，将设）根据数据，将设计的版图结果分层的转移到掩模版上计的版图结果分层的转移到掩模版上(掩模版掩模版为涂有感光材料的优质玻璃板为涂有感光材料的优质玻璃板)，这个过程叫，这个过程叫初缩。初缩。17 1.2.2 图形转换（光刻与刻蚀工艺）图形转换（光刻与刻蚀工艺）
14、光刻是加工集成电路微图形结构的关键工艺技光刻是加工集成电路微图形结构的关键工艺技术，通常，光刻次数越多，就意味着工艺越复杂。术，通常，光刻次数越多，就意味着工艺越复杂。另另方面，光刻所能加工的线条越细，意味着工艺方面，光刻所能加工的线条越细，意味着工艺线水平越高。光刻工艺是完成在整个硅片上进行开线水平越高。光刻工艺是完成在整个硅片上进行开窗的工作。窗的工作。光刻技术类似于照片的印相技术，所不同的是，光刻技术类似于照片的印相技术，所不同的是，相纸上有感光材料，而硅片上的感光材料相纸上有感光材料，而硅片上的感光材料-光刻胶是光刻胶是通过旋涂技术在工艺中后加工的。光刻掩模相当于通过旋涂技术在工艺中后
15、加工的。光刻掩模相当于照相底片，一定的波长的光线通过这个照相底片，一定的波长的光线通过这个“底片底片”，在光刻胶上形成与掩模版（光罩）图形相反的感光在光刻胶上形成与掩模版（光罩）图形相反的感光区，然后进行显影、定影、坚膜等步骤，在光刻胶区，然后进行显影、定影、坚膜等步骤，在光刻胶膜上有的区域被溶解掉，有的区域保留下来，形成膜上有的区域被溶解掉，有的区域保留下来，形成了版图图形。了版图图形。18 光刻是集成电路制造过程中最复杂光刻是集成电路制造过程中最复杂和最关键的工艺之一。光刻工艺利用光和最关键的工艺之一。光刻工艺利用光敏的抗蚀涂层敏的抗蚀涂层(光刻胶光刻胶)发生光化学反应，发生光化学反应，结
16、合刻蚀的方法把掩膜版图形复制到圆结合刻蚀的方法把掩膜版图形复制到圆硅片上，为后序的掺杂、薄膜等工艺做硅片上，为后序的掺杂、薄膜等工艺做好准备。在芯片的制造过程中，会多次好准备。在芯片的制造过程中，会多次反复使用光刻工艺。现在，为了制造电反复使用光刻工艺。现在，为了制造电子器件要采用多达子器件要采用多达24次光刻和多于次光刻和多于250次次的单独工艺步骤，使得芯片生产时间长的单独工艺步骤，使得芯片生产时间长达一个月之久。目前光刻已占到总的制达一个月之久。目前光刻已占到总的制造成本的造成本的1/3以上，并且还在继续提高。以上，并且还在继续提高。19正胶：曝光后可溶正胶：曝光后可溶 分辨率高分辨率高
17、负胶：曝光后不可溶负胶：曝光后不可溶 分辨率差分辨率差20 光刻光刻(Photolithography&Etching)过程如下：过程如下：1打底膜（打底膜（HMDS-粘附促进剂）粘附促进剂）2.涂光刻胶涂光刻胶 3.前烘前烘 4对版曝光对版曝光 5显影显影 6.坚膜坚膜 7刻蚀：采用干法刻蚀（刻蚀：采用干法刻蚀（Dry Etching）8去胶：化学方法及干法去胶去胶：化学方法及干法去胶 (1)丙酮中，然后用无水乙醇丙酮中，然后用无水乙醇 (2)发烟硝酸发烟硝酸 (3)等离子体的干法刻蚀技术等离子体的干法刻蚀技术21光刻三要素：光刻三要素：光刻胶、掩膜版和光刻机光刻胶、掩膜版和光刻机光刻胶又叫
18、光致抗蚀剂，它是由光敏化合物、光刻胶又叫光致抗蚀剂，它是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体基体树脂和有机溶剂等混合而成的胶状液体光刻胶受到特定波长光线的作用后，导致其光刻胶受到特定波长光线的作用后，导致其化学结构发生变化，使光刻胶在某种特定溶化学结构发生变化，使光刻胶在某种特定溶液中的溶解特性改变液中的溶解特性改变正胶：正胶：分辨率高，在超大规模集成电路工分辨率高，在超大规模集成电路工艺中，一般只采用正胶艺中，一般只采用正胶负胶：负胶：分辨率差，适于加工线宽分辨率差，适于加工线宽3 m的的线条线条22 几种常见的光刻方法接触式光刻、接近式曝光、投影式曝光接触式光刻、接近式曝光
19、、投影式曝光23 光学曝光的各种曝光方式及其利弊光学曝光的各种曝光方式及其利弊接接触触式式非非接接触触式式优点：设备简单，分辨率较高。优点：设备简单，分辨率较高。缺点：掩模版与晶片易损伤，成品率低。缺点：掩模版与晶片易损伤，成品率低。接近式接近式优点：掩模版寿命长，成本低。优点：掩模版寿命长，成本低。缺点：衍射效应严重，影响分辨率。缺点：衍射效应严重，影响分辨率。投影式投影式全反射全反射折射折射优点：无像差，无驻波效应影响。优点：无像差，无驻波效应影响。缺点：光学系统复杂，对准困难。缺点：光学系统复杂，对准困难。优点：对片子平整度要求低，可采用优点：对片子平整度要求低，可采用较大孔径的透镜以提
20、高分辨率，掩模较大孔径的透镜以提高分辨率，掩模制造方便。制造方便。缺点：设备昂贵，曝光效率低。缺点：设备昂贵，曝光效率低。24 各种光源的比较：各种光源的比较：光谱光谱 波长波长（nm)曝光方式曝光方式 抗蚀抗蚀剂剂 掩掩模材料模材料分辨率分辨率 紫外光紫外光UV365 436 各种有掩各种有掩模方式模方式 光致光致 玻璃玻璃/Cr0.5 m 深紫外光深紫外光DUV193 248 各种有掩各种有掩模方式模方式 电子电子 石英石英/Cr、Al0.2 m 极紫外光极紫外光EUV 10 15 缩小全缩小全 反射反射电子电子多涂层反射层多涂层反射层/金属吸收层金属吸收层0.1 m X 射线射线 0.2
21、 4 接近接近电子电子Si、Si3N4、Al2O3/Au、Pt、Os 等等0.1 m 25 各种获得抗蚀剂图形的途径：各种获得抗蚀剂图形的途径：电、离子束图形发生器电、离子束图形发生器光学图形发生器光学图形发生器电、离子束曝光系统电、离子束曝光系统掩模图形的产生掩模图形的产生光学复制用的掩模光学复制用的掩模高分辨率用的掩模高分辨率用的掩模直接描画式曝光直接描画式曝光用于接触、接近用于接触、接近式曝光、投影式式曝光、投影式曝光，生产周期曝光，生产周期短，缺陷密度低。短，缺陷密度低。用于深紫外光、用于深紫外光、极紫外光、极紫外光、X 射射线、电子束投影、线、电子束投影、离子束投影等的离子束投影等的
22、曝光，适宜于大曝光，适宜于大批量生产。批量生产。用于电、离子束用于电、离子束扫描曝光，适宜扫描曝光，适宜于试验性器件、于试验性器件、要求分辨率特别要求分辨率特别高的器件、少量高的器件、少量生产的器件。生产的器件。CAD26图形刻蚀技术图形刻蚀技术 (虽然，光刻和刻蚀是两个不同的加工工艺，但虽然，光刻和刻蚀是两个不同的加工工艺，但因为这两个工艺只有连续进行，才能完成真正意义因为这两个工艺只有连续进行，才能完成真正意义上的图形转移。在工艺线上，这两个工艺是放在同上的图形转移。在工艺线上，这两个工艺是放在同一工序，因此，有时也将这两个工艺步骤统称为光一工序，因此，有时也将这两个工艺步骤统称为光刻。刻
23、。湿法刻蚀：湿法刻蚀：利用液态化学试剂或溶液通过化学利用液态化学试剂或溶液通过化学反应进行刻蚀的方法。反应进行刻蚀的方法。干法刻蚀：干法刻蚀：主要指利用低压放电产生的等离子主要指利用低压放电产生的等离子体中的离子或游离基体中的离子或游离基(处于激发态的分子、原子及处于激发态的分子、原子及各种原子基团等各种原子基团等)与材料发生化学反应或通过轰击与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的。等物理作用而达到刻蚀的目的。27 干法刻蚀是用等离子体进行薄膜刻蚀的技术。干法刻蚀是用等离子体进行薄膜刻蚀的技术。它是硅片表面物理和化学两种过程平衡的结果。它是硅片表面物理和化学两种过程平衡的结果。
24、在半导体刻蚀工艺中，存在着两个极端：离子铣在半导体刻蚀工艺中，存在着两个极端：离子铣是一种纯物理刻蚀，可以做到各向异性刻蚀，但是一种纯物理刻蚀，可以做到各向异性刻蚀，但不能进行选择性刻蚀；而湿法刻蚀如前面所述则不能进行选择性刻蚀；而湿法刻蚀如前面所述则恰恰相反。人们对这两种极端过程进行折中，得恰恰相反。人们对这两种极端过程进行折中，得到目前广泛应用的一些干法刻蚀技术。例如；反到目前广泛应用的一些干法刻蚀技术。例如；反应离子刻蚀应离子刻蚀(RIE-Reactive Ion Etching)和高密度和高密度等离子体刻蚀等离子体刻蚀(HDP)。这些工艺都具有各向异性。这些工艺都具有各向异性刻蚀和选择
25、性刻蚀的特点。刻蚀和选择性刻蚀的特点。反应离子刻蚀反应离子刻蚀通过活通过活性离子对衬底的物理轰击和化学反应双重作用刻性离子对衬底的物理轰击和化学反应双重作用刻蚀。具有溅射刻蚀和等离子刻蚀两者的优点，同蚀。具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各向异性和选择性好的优点。目前，时兼有各向异性和选择性好的优点。目前，RIE已成为已成为VLSI工艺中应用最广泛的主流刻蚀技术。工艺中应用最广泛的主流刻蚀技术。28GDS D G SP-siNN2SiOAl 1.2.3 掺杂工艺（扩散与离子注入）掺杂工艺（扩散与离子注入）通过掺杂可以在硅衬底上形成不同类型的半导体区通过掺杂可以在硅衬底上形成不同类型的
26、半导体区域，构成各种器件结构。掺杂工艺的基本思想就是通过域，构成各种器件结构。掺杂工艺的基本思想就是通过某种技术措施，将一定浓度的某种技术措施，将一定浓度的价元素，如硼，或价元素，如硼，或价价元素，如磷、砷等掺入半导体衬底。元素，如磷、砷等掺入半导体衬底。29掺杂：将需要的杂质掺入特定的掺杂：将需要的杂质掺入特定的半导体区域中，以达到改变半导半导体区域中，以达到改变半导体电学性质，形成体电学性质，形成PN结、电阻、结、电阻、欧姆接触欧姆接触磷磷(P)、砷、砷(As)N型硅型硅硼硼(B)P型硅型硅掺杂工艺：扩散、离子注入掺杂工艺：扩散、离子注入30替位式扩散：替位式扩散：杂质离子占据硅原子的位：
27、杂质离子占据硅原子的位：、族元素族元素一般要在很高的温度一般要在很高的温度(9501280)下进行，下进行，横向扩散严重。但对设备的要求相对较低。横向扩散严重。但对设备的要求相对较低。磷、硼、砷等在二氧化硅层中的扩散系数均远磷、硼、砷等在二氧化硅层中的扩散系数均远小于在硅中的扩散系数，小于在硅中的扩散系数，可以利用氧化层作为可以利用氧化层作为杂质扩散的掩蔽层杂质扩散的掩蔽层间隙式扩散：间隙式扩散：杂质离子位于晶格间隙：杂质离子位于晶格间隙：Na、K、Fe、Cu、Au 等元素等元素扩散系数要比替位式扩散大扩散系数要比替位式扩散大67个数量级个数量级（绝对不许用手摸硅片（绝对不许用手摸硅片防止防止
28、Na+沾污沾污。）31 杂质横向扩散示意图杂质横向扩散示意图柱面柱面平面平面球面球面xJxJScSc横向扩展宽度横向扩展宽度=0.8xj立体图立体图剖面图剖面图32离子注入离子注入 离子注入离子注入是另一种掺杂技术，离子是另一种掺杂技术，离子注入掺杂也分为两个步骤：离子注入和注入掺杂也分为两个步骤：离子注入和退火再分布。离子注入是通过高能离子退火再分布。离子注入是通过高能离子束轰击硅片表面，在掺杂窗口处，杂质束轰击硅片表面，在掺杂窗口处，杂质离子被注入硅本体，在其他部位，杂质离子被注入硅本体，在其他部位，杂质离子被硅表面的保护层屏蔽，完成选择离子被硅表面的保护层屏蔽，完成选择掺杂的过程。进入硅
29、中的杂质离子在一掺杂的过程。进入硅中的杂质离子在一定的位置形成一定的分布。通常，离子定的位置形成一定的分布。通常，离子注入的深度注入的深度(平均射程平均射程)较浅且浓度较大，较浅且浓度较大，必须重新使它们再分布。掺杂深度由注必须重新使它们再分布。掺杂深度由注入杂质离子的能量和质量决定，掺杂浓入杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的数目度由注入杂质离子的数目(剂量剂量)决定。决定。33 同时，由于高能粒子的撞击，导致硅结同时，由于高能粒子的撞击，导致硅结构的晶格发生损伤。为恢复晶格损伤，在离构的晶格发生损伤。为恢复晶格损伤，在离子注入后要进行退火处理，根据注入的杂质子注入后要进行退火
30、处理，根据注入的杂质数量不同，退火温度在数量不同，退火温度在450950之间，掺之间，掺杂浓度大则退火温度高，反之则低。在退火杂浓度大则退火温度高，反之则低。在退火的同时，掺入的杂质同时向硅体内进行再分的同时，掺入的杂质同时向硅体内进行再分布，如果需要，还要进行后续的高温处理以布，如果需要，还要进行后续的高温处理以获得所需的结深和分布。获得所需的结深和分布。离子注入技术以其掺杂浓度控制精确、离子注入技术以其掺杂浓度控制精确、位置准确等优点，正在取代热扩散掺杂技术，位置准确等优点，正在取代热扩散掺杂技术，成为成为VLSI工艺流程中掺杂的主要技术。工艺流程中掺杂的主要技术。34 离子注入离子注入
31、的优点：的优点：掺杂的均匀性好掺杂的均匀性好 温度低：可小于温度低：可小于600 可以精确控制杂质分布可以精确控制杂质分布 可以注入各种各样的元素可以注入各种各样的元素 横向扩展比扩散要小得多横向扩展比扩散要小得多 可以对化合物半导体进行掺杂可以对化合物半导体进行掺杂35离子注入技术在离子注入技术在IC制造中的应用制造中的应用 随着离子注入技术的发展，它的应用也随着离子注入技术的发展，它的应用也越来越广泛，尤其是在集成电路中的应用发越来越广泛，尤其是在集成电路中的应用发展最快。由于离子注入技术具有很好可控性展最快。由于离子注入技术具有很好可控性和重复性，这样设计者就可根据电路或器件和重复性，这
32、样设计者就可根据电路或器件参数的要求，设计出理想的杂质分布，并用参数的要求，设计出理想的杂质分布，并用离子注入技术实现这种分布。离子注入技术实现这种分布。离子注入技术在离子注入技术在IC制造中的应用制造中的应用 1)对对MOS晶体管阈值电压的控制晶体管阈值电压的控制 2)自对准金属栅结构自对准金属栅结构 3)离子注入在离子注入在CMOS结构中的应用结构中的应用3637 退火退火 退火：退火：也叫热处理，集成电路工艺中所有也叫热处理，集成电路工艺中所有的在氮气等不活泼气氛中进行的热处理过的在氮气等不活泼气氛中进行的热处理过程都可以称为退火。根据注入的杂质数量程都可以称为退火。根据注入的杂质数量不
33、同，退火温度一般在不同，退火温度一般在450950之间。之间。激活杂质：使不在晶格位置上的离子运动到激活杂质：使不在晶格位置上的离子运动到晶格位置，以便具有电活性，产生自由载流晶格位置，以便具有电活性，产生自由载流子，起到激活杂质的作用子，起到激活杂质的作用消除损伤消除损伤 退火方式：退火方式：炉退火，炉退火，可能产生横向扩散！可能产生横向扩散！快速退火：脉冲激光法、扫描电子束、连续快速退火：脉冲激光法、扫描电子束、连续波激光、非相干宽带频光源波激光、非相干宽带频光源(如卤光灯、电弧如卤光灯、电弧灯、石墨加热器、红外设备等灯、石墨加热器、红外设备等)381.2.4 制膜制膜（制作各种材料的薄膜
34、制作各种材料的薄膜）氧化：制备氧化：制备SiO2层层SiO2的性质及其作用的性质及其作用SiO2是一种十分理想的电绝缘材是一种十分理想的电绝缘材料，它的化学性质非常稳定，室料，它的化学性质非常稳定，室温下温下它只与氢氟酸发生化学反应它只与氢氟酸发生化学反应39 二氧化硅层的主要作用二氧化硅层的主要作用 在在MOS电路中作为电路中作为MOS器件的绝缘器件的绝缘栅介质，是栅介质，是MOS器件的组成部分器件的组成部分 扩散时的掩蔽层，离子注入的扩散时的掩蔽层，离子注入的(有时与有时与光刻胶、光刻胶、Si3N4层一起使用层一起使用)阻挡层阻挡层 作为集成电路的隔离介质材料作为集成电路的隔离介质材料 作
35、为电容器的绝缘介质材料作为电容器的绝缘介质材料 作为多层金属互连层之间的介质材料作为多层金属互连层之间的介质材料 作为对器件和电路进行钝化的钝化层作为对器件和电路进行钝化的钝化层材料材料40 在表面已有了二氧化硅后，由于这层已在表面已有了二氧化硅后，由于这层已生成的二氧化硅对氧的阻碍，氧化的速度是生成的二氧化硅对氧的阻碍，氧化的速度是逐渐降低的。由于硅和二氧化硅的晶格尺寸逐渐降低的。由于硅和二氧化硅的晶格尺寸的差异，每生长的差异，每生长1m的二氧化硅，约需消耗的二氧化硅，约需消耗0.44m的硅。的硅。氧化工艺是一种热处理工艺。在集成电氧化工艺是一种热处理工艺。在集成电路制造技术中，热处理工艺除
36、了氧化工艺外，路制造技术中，热处理工艺除了氧化工艺外，还包括前面介绍的退火工艺、再分布工艺，还包括前面介绍的退火工艺、再分布工艺，以及回流工艺等。回流工艺是利用掺磷的二以及回流工艺等。回流工艺是利用掺磷的二氧化硅在高温下易流动的特性，来减缓芯片氧化硅在高温下易流动的特性，来减缓芯片表面的台阶陡度，减小金属引线的断条情况。表面的台阶陡度，减小金属引线的断条情况。41SiO2的制备方法的制备方法热氧化法热氧化法干氧氧化干氧氧化水蒸汽氧化水蒸汽氧化湿氧氧化湿氧氧化干氧湿氧干氧干氧湿氧干氧(简称干湿干简称干湿干)氧化法氧化法氢氧合成氧化氢氧合成氧化化学气相淀积法化学气相淀积法热分解淀积法热分解淀积法溅
37、射法溅射法42进行干氧和湿氧氧化的氧化炉示意图进行干氧和湿氧氧化的氧化炉示意图43 干法氧化通常用来形成栅极二氧化硅膜，干法氧化通常用来形成栅极二氧化硅膜，要求薄、界面能级和固定电荷密度低的薄膜。要求薄、界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化用来形成作为器件隔离用的比较厚的二氧化硅膜。氧化反应时，硅膜。氧化反应时，Si 表面向深层移动，距表面向深层移动，距离为离为SiO2膜厚的膜厚的0.44倍。因此，不同厚度的倍。因此，不同厚度的SiO2膜，去除后的膜，去除后的Si表面的深度也不同。表面
38、的深度也不同。SiO2膜为透明，通过光干涉来估计膜的厚度。膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为这种干涉色的周期约为200nm，如果预告知，如果预告知道是几次干涉，就能正确估计。道是几次干涉，就能正确估计。44 化学气相淀积化学气相淀积(Chemical Vapor Deposition)是通过气态物质的化学反应在衬底上淀积一层是通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程薄膜材料的过程 CVD技术特点：技术特点：具有淀积温度低、薄膜成分和厚度易于控制、具有淀积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范均匀性和重复性好、台阶覆盖优良、适用范
39、围广、设备简单等一系列优点围广、设备简单等一系列优点CVD方法几乎可以淀积集成电路工艺中所需方法几乎可以淀积集成电路工艺中所需要的各种薄膜，例如掺杂或不掺杂的要的各种薄膜，例如掺杂或不掺杂的SiO2、多晶硅、非晶硅、氮化硅、金属多晶硅、非晶硅、氮化硅、金属(钨、钼钨、钼)等等45常用的常用的CVD技術有：技術有：(1)常压化学气相淀积（常压化学气相淀积（APCVD）；）；(2)低压化學气相淀积（低压化學气相淀积（LPCVD）；）；(3)等离子增强化學气相淀积（等离子增强化學气相淀积（PECVD）较为常见的较为常见的CVD薄膜包括有：薄膜包括有：二氧化硅（通常直接称为氧化层）二氧化硅（通常直接称
40、为氧化层）氮化硅氮化硅 多晶硅多晶硅 难熔金属与这类金属之其硅化物难熔金属与这类金属之其硅化物 46金属金属CVD 由于由于LPCVD具有诸多优点，因此它为金属淀具有诸多优点，因此它为金属淀积提供了另一种选择。金属化学气相淀积是一个积提供了另一种选择。金属化学气相淀积是一个全新的气相淀积的方法，利用化学气相淀积的台全新的气相淀积的方法，利用化学气相淀积的台阶覆盖能力好的优点，可以实现高密度互联的制阶覆盖能力好的优点，可以实现高密度互联的制作。利用作。利用LPCVD淀积钨来填充通孔。温度约淀积钨来填充通孔。温度约300。这可以和淀积铝膜工艺相适应。金属进。这可以和淀积铝膜工艺相适应。金属进入接触
41、孔时台阶覆盖是人们最关心的问题之一，入接触孔时台阶覆盖是人们最关心的问题之一，尤其是对深亚微米器件，溅射淀积金属薄膜对不尤其是对深亚微米器件，溅射淀积金属薄膜对不断增加的高纵横比结构的台阶覆盖变得越来越困断增加的高纵横比结构的台阶覆盖变得越来越困难。在旧的工艺中，为了保证金属覆盖在接触孔难。在旧的工艺中，为了保证金属覆盖在接触孔上，刻蚀工艺期间必须小心地将侧壁刻成斜坡，上，刻蚀工艺期间必须小心地将侧壁刻成斜坡，这样金属布线时出现这样金属布线时出现“钉头钉头”(见图见图)。“钉头钉头”将显著降低布线密度。如果用金属将显著降低布线密度。如果用金属CVD，就可以，就可以避免避免“钉头钉头”的出现，从
42、而布线密度得到提高。的出现，从而布线密度得到提高。钨是当前最流行的金属钨是当前最流行的金属CVD材料。材料。47 钨作为阻挡层金属，它的淀积可以通过钨作为阻挡层金属，它的淀积可以通过硅与六氟化钨（硅与六氟化钨（WF6）气体进行反应。）气体进行反应。其反应式为：其反应式为：2WF6+3Si222W+3SiF448外延生长法外延生长法(epitaxial growth)外延生长法外延生长法(epitaxial growth)能生长出和单晶能生长出和单晶衬底的原子排列同样的单晶薄膜。在双极型集成电衬底的原子排列同样的单晶薄膜。在双极型集成电路中，为了将衬底和器件区域隔离路中，为了将衬底和器件区域隔离
43、(电绝缘电绝缘)，在，在P型型衬底上外延生长衬底上外延生长N型单晶硅层。在型单晶硅层。在MOS集成电路中集成电路中也广泛使用外延生长法，以便容易地控制器件的尺也广泛使用外延生长法，以便容易地控制器件的尺寸，达到器件的精细化。此时，用外延生长法外延寸，达到器件的精细化。此时，用外延生长法外延一层杂质浓度低一层杂质浓度低(约约1015 cm-3)的供形成的单晶层、的供形成的单晶层、衬底则为高浓度的基片，以降低电阻，达到基极电衬底则为高浓度的基片，以降低电阻，达到基极电位稳定的目的。位稳定的目的。外延生长法外延生长法可以在平面或非平面衬可以在平面或非平面衬底生长、能获得十分完善的结构。底生长、能获得
44、十分完善的结构。外延生长法外延生长法可以可以进行掺杂，形成进行掺杂，形成n-和和p-型层，设备为通用外延生长型层，设备为通用外延生长设备，生长温度为设备，生长温度为300 900，生长速率为，生长速率为0.2m-2m/min，厚度，厚度0.5m-100m，外延层的外，外延层的外貌决定于结晶条件，并直接获得具有绒面结构表面貌决定于结晶条件，并直接获得具有绒面结构表面外延层。生长有外延层的晶体片叫做外延片外延层。生长有外延层的晶体片叫做外延片 49 多晶硅的化学汽相淀积：多晶硅的化学汽相淀积：利用多晶利用多晶硅替代金属铝作为硅替代金属铝作为MOS器件的栅极是器件的栅极是MOS集成电路技术的重大突破
45、之一，它集成电路技术的重大突破之一，它比利用金属铝作为栅极的比利用金属铝作为栅极的MOS器件性能器件性能得到很大提高，而且采用多晶硅栅技术得到很大提高，而且采用多晶硅栅技术可以实现源漏区自对准离子注入，使可以实现源漏区自对准离子注入，使MOS集成电路的集成度得到很大提高。集成电路的集成度得到很大提高。氮化硅的化学汽相淀积：氮化硅的化学汽相淀积：中等温度中等温度(780820)的的LPCVD或低温或低温(300)PECVD方法淀积方法淀积50 淀积多晶硅淀积多晶硅 淀积多晶硅一般采用化学汽相淀积淀积多晶硅一般采用化学汽相淀积（LPCVDLPCVD）的方法。利用化学反应在硅片上）的方法。利用化学反
46、应在硅片上生长多晶硅薄膜。适当控制压力、温度并生长多晶硅薄膜。适当控制压力、温度并引入反应的蒸汽，经过足够长的时间，便引入反应的蒸汽，经过足够长的时间，便可在硅表面淀积一层高纯度的多晶硅。可在硅表面淀积一层高纯度的多晶硅。淀积淀积PGSPGS与淀积多晶硅相似，只是用不同的与淀积多晶硅相似，只是用不同的化学反应过程，这里不一一介绍了。化学反应过程，这里不一一介绍了。2427000HSiSiHC51 在集成电路工艺中，通过在集成电路工艺中，通过CVD技术淀积技术淀积的薄膜有重要的用途。例如，氮化硅薄膜可的薄膜有重要的用途。例如，氮化硅薄膜可以用做场氧化以用做场氧化(一种很厚的氧化层，位于芯一种很厚
47、的氧化层，位于芯片上不做晶体管、电极接触的区域，称为场片上不做晶体管、电极接触的区域，称为场区区)的屏蔽层。因为氧原子极难通过氮化硅的屏蔽层。因为氧原子极难通过氮化硅到达硅，所以，在氮化硅的保护下，氮化硅到达硅，所以，在氮化硅的保护下，氮化硅下面的硅不会被氧化。又如外延生长的单晶下面的硅不会被氧化。又如外延生长的单晶硅，是集成电路中常用的衬底材料。众所周硅，是集成电路中常用的衬底材料。众所周知的多晶硅则是硅栅知的多晶硅则是硅栅MOS器件的栅材料和器件的栅材料和短引线材料。短引线材料。52物理气相淀积（物理气相淀积（PVD）PVD主要是一种物理制程而非化学制程。此技术主要是一种物理制程而非化学制
48、程。此技术一般使用氩等钝气体，在高真空中将氩离子加速以撞一般使用氩等钝气体，在高真空中将氩离子加速以撞击溅镀靶材后，可将靶材原子一个个溅击出来，并使击溅镀靶材后，可将靶材原子一个个溅击出来，并使被溅击出来的材质（通常为铝、钛或其合金）如雪片被溅击出来的材质（通常为铝、钛或其合金）如雪片般沉积在晶圆表面。般沉积在晶圆表面。PVD以真空、溅射、离子化或以真空、溅射、离子化或离子束等方法使純金属揮發，与碳化氫、氮气等气体离子束等方法使純金属揮發，与碳化氫、氮气等气体作用，加熱至作用，加熱至400600（約（約13小時）後，蒸鍍碳小時）後，蒸鍍碳化物、氮化物、氧化物及硼化物等化物、氮化物、氧化物及硼化
49、物等110m厚之微細厚之微細粒狀薄膜。粒狀薄膜。PVD可分為三种技術：可分為三种技術：(1)蒸鍍（蒸鍍（Evaporation）；）；(2)分子束外延成長（分子束外延成長（Molecular Beam Epitaxy MBE）；）；(3)濺鍍（濺鍍（Sputter）53 PVD技术有两种基本工艺：蒸镀法和技术有两种基本工艺：蒸镀法和溅镀法。前者是通过把被蒸镀物质溅镀法。前者是通过把被蒸镀物质(如铝如铝)加加热，利用被蒸镀物质在高温下热，利用被蒸镀物质在高温下(接近物质的接近物质的熔点熔点)的饱和蒸气压，来进行薄膜沉积；后的饱和蒸气压，来进行薄膜沉积；后者是利用等离子体中的离子，对被溅镀物者是利
50、用等离子体中的离子，对被溅镀物质电极进行轰击，使气相等离子体内具有质电极进行轰击，使气相等离子体内具有被溅镀物质的粒子，这些粒子沉积到硅表被溅镀物质的粒子，这些粒子沉积到硅表面形成薄膜。在集成电路中应用的许多金面形成薄膜。在集成电路中应用的许多金属或合金材料都可通过蒸镀或溅镀的方法属或合金材料都可通过蒸镀或溅镀的方法制造。制造。淀积铝也称为金属化工艺，它是在淀积铝也称为金属化工艺，它是在真空设备中进行的。在硅片的表面形成一真空设备中进行的。在硅片的表面形成一层铝膜。层铝膜。5455基片加热器基片加热器基片架基片架基片基片真空室钟罩真空室钟罩蒸发料蒸发料蒸发源加热电极蒸发源加热电极电阻加热金属舟
