PCB的电磁兼容性课件.pptx

1、第11章 PCB的电磁兼容性第11章 PCB的电磁兼容性11.1 印制电路板的印制电路板的EMC特性特性11.2 印制电路板印制电路板 EMC设计技设计技术术11.3 印制电路板的印制电路板的 EMC实实现现11.4 印制电路板印制电路板 EMC仿真分仿真分析析习习题题第11章 PCB的电磁兼容性11.1 印制电路板的印制电路板的EMC特性特性11.1.1 PCB元器件元器件 PCB上的元器件数量繁多、种类各异,包括各种分离元件和集成电路,但是从端口电 压/电流(U/I)特性上来看,总是可以将它们直接或等效地区分为以下五种基本类型:第11章 PCB的电磁兼容性(1)导线PCB上所有的金属导体、

2、导线,元器件管脚等。(2)电阻PCB上的电阻元件或可以等效为电阻的元器件端口。(3)电容PCB上的电容元件或可以等效为电容的元器件端口。(4)电感PCB上的电感元件或可以等效为电感的元器件端口。(5)变压器PCB上的变压器元件或具有电磁耦合关系的元器件端口。第11章 PCB的电磁兼容性1.PCB元器件的元器件的 EMC特性特性 在不同的工作频率下,PCB上的基本的元器件会表现出不同的特性。实际上,任何导 线都具有天线效应,尤其是当导线某一维度的几何尺寸与四分之一波长相当时,导线就会 成为一个高效的电磁辐射器,接收或辐射无意电磁能量,造成电磁干扰,从而导致比较严 重的 EMC问题,因而在 PCB

3、设计中要特别注意避免此类情况的发生。第11章 PCB的电磁兼容性8.2.1 生产线的总体设计表面贴装技术/5/任务2 SMT生产线的设计1元器件（含基板）元器件（含基板）选择选择元器件选择过程中必须建立元器件数据库和元器件工艺要求，并注意以下几点。（1）要保证元器件品种齐全，否则将使生产线不能投产，为此，应有后备供应商。（2）元器件的质量和尺寸精度应有保证，否则将导致产品合格率低，返修率增加。（3）不可忽视SMC/SMD的组装工艺要求。注意元器件可承受的贴装压力和冲击力及其焊接要求等。如J形引脚PLCC，一般只适宜采用回流焊。（4）确定元器件的类型和数量、元器件最小引脚间距、最小尺寸等，并注意

4、其与组装工艺的关系，如0.3mm引脚间距的QFP须选用高精度贴片机和丝网印刷机，而1.27mm引脚间距的QFP则只需选择中等精度贴片机便能完成。2组装方式及工艺流程的确定组装方式及工艺流程的确定组装方式是决定生产工艺复杂性、生产线规模和投资强度的决定性因素。同一产品的组装生产可以用不同的组装方式来实现。确定组装方式时既要考虑产品组装的实际需要，又应考虑发展适应性需要。在适应产品组装要求的前提下，一般优选单面混合组装或单面全表面组装方式。第11章 PCB的电磁兼容性8.2.2 生产线自动化程度设计表面贴装技术/6/1高速高速SMT生产线生产线高速SMT生产线一般由贴片速度大于800011000片

5、/h的高速贴片机组成，主要用于彩电调谐器等大批量单一产品的组装生产。2中速高精度中速高精度SMT生产线生产线细间距器件的发展很快，在计算机、通信、数码摄像机、仪器仪表等产品中已被广泛应用。组装该类产品较适宜采用中速高精度SMT生产线，它不仅适用于多品种中小批量生产，而且多台联机也适用于大批量生产，能满足生产扩展需要。在投资力度足够的情况下，应优选中速高精度SMT生产线，而不选普通中速线。一般认为中速贴片机的贴片速度为（30008000）片/h。3低速半自动低速半自动SMT生产线生产线低速半自动SMT生产线一般只用于研究开发和试验。因其产量规模、精度和适应性难以满足发展所需，产品生产企业不宜选用

6、。低速贴片机的贴片速度一般小于3000片/h。4手动生产手动生产手动生产成本较低、应用灵活，可用于帮助了解熟悉SMT技术，也可用于研究开发或小批量多品种生产，并可用作返修工具。为此，这种形式的生产也有一定的应用面。值得一提的是，上述分类并不是绝对的，同一生产线中既有高速机又有中速机的也很常见，主要还是要根据组装产品、组装工艺和产量规模的实际需要来确定设备的选型和配套。第11章 PCB的电磁兼容性8.2.3 设备选型表面贴装技术/7/SMT生产线的建立主要工作是设备选型。建立生产线的目的是要以最快的速度生产出优质、富有竞争力的产品，要以效率最高、投资最小、回收年限最短为目标。因贴片机是生产线的关

7、键设备，其价格占全线投资的比重较大，为此，应以贴片机的选型为重点，但切不可忽视印刷、焊接、测试等设备。要以实际技术指标、产量、投资额及回收期等为依据进行综合经济技术判断，确定最终方案。设备选型应注意以下几个问题。1性能、功能及可靠性性能、功能及可靠性设备选型首先要看设备性能是否满足技术要求，如果要贴焊0.3mm间距QFP，则需采用高精度贴片机；其次是可靠性，有些设备新用时技术指标很高，但使用时间不长性能就降低了，这就是可靠性不良。应优选知名企业的成熟机型，或参考其他单位同类机型使用情况进行选型；第三才是功能，如果说性能主要由机械结构保证，那么功能则主要由计算机控制系统来保证。2可扩展性和灵活性

8、可扩展性和灵活性设备组线扩展性和灵活性主要指功能的扩展、指标提高、生产能力的扩大，以及良好的组线接口等。如一台能贴0.65mm引脚间距 QFP的贴片机，能否通过增加视觉系统等配件后用于贴0.3mm QFP或贴球形栅格阵列（BGA）器件；能否与不同型号的设备共同组线等。3可操作性和可维护性可操作性和可维护性设备要便于操作，计算机控制软件最好采用中文界面；对中高精度贴片机，一定要有自动生成贴片程序功能。设备要便于维护、调试和维修，应把维修服务作为设备选型的重要标准之一。第11章 PCB的电磁兼容性PCB上基本的无源器件包含许多引起 EMC 问题的变量,在高频情况下,电阻器阻抗 等效于电阻与引脚电感

9、串联、再与跨接在引脚间的电容相并联构成电路的阻抗,电容器则 等效为一个电感和电阻串联后串接在电容的两侧形成的电路,电感器等效为一个电容跨接 在电感上同时在引脚两端又串接了电阻,各元器件的特性如表111所示。第11章 PCB的电磁兼容性电容器位于两个引线之间,可以抽象地看成是由绝缘材料分隔的两个平行极板构成 的。电阻器和电感器的绝缘材料通常是空气,终端部位总存留有电荷,这与两个平行极板的情况相同。所以,任何金属结构(例如元件两端的引线、元件与金属结构机架)、PCB和 金属壳体之间,或者某电气结构与另一电气结构之间都存在着分布电容。在考察 EMC 问 题时,往往会忽视空气也是绝缘材料的事实,然而射

10、频(RF)电磁波常常在自由空间或空气 中传播。第11章 PCB的电磁兼容性当 PCB上采用无源器件时,则由表11 1可知,“为什么一只电容器不仅仅是电容?”的答案显而易见。从频域来看,电容器的特性会发生改变,在自谐振频率以上范围内,由 于引线有电感,电容器整体就会变为电感器,引线电感就成为PCB设计中主要关心的影响 EMC特性的问题之一。同理,“为什么电感器不是电感?”亦可以迎刃而解。所以,在 PCB 设计时必须清楚无源器件的工作限值,除了按市场标准设计产品之外,采用一定的 EMC 设计技术处理这些隐蔽的特性是另一项重点工作。第11章 PCB的电磁兼容性值得强调的是,EMC 设计的复杂性在 于

11、所要处理的 EMC问题都是不能在图纸上或无法在装配图上标识的“隐藏”器件问题;一 旦理解了元器件的“隐藏”特性(如表111所示),就能方便地设计出满足 EMC设计和信 号完整性要求的产品。第11章 PCB的电磁兼容性第11章 PCB的电磁兼容性在实际电路尤其是数字电路中,电感器件多被直接用于抑制电磁干扰。例如,解决高 频PCB中电磁干扰问题的铁氧体,即可等效为一个纯电感和一个电阻的串联,这样它除了 具有电感的阻尼作用外,还可以吸收消耗掉一部分高频能量,所以具有比其他电感元器件 更好的干扰抑制效果。距离较近的导体回路之间不可避免地会存在电磁耦合,这种回路耦 合通常都可等效为变压器;而PCB中实际

12、使用的变压器元件则一般可能等效为由电阻、电 容和互感线圈组合构成的电路。第11章 PCB的电磁兼容性2.IBIS模型模型在分析 PCB上集成芯片 EMC特性时,除了可以直接采用由上述五种基本类型的元件 构成等效电路以外,更为通用的是采用芯片管脚的IBIS模型。这是一种基于U/I 曲线的芯片管脚输入/输出缓冲电路(I/OBuffer)快速建模的通用方法,现已成为反映芯片驱动和接收电气特性的一种国际标准。IBIS采用 一种标准文件格式来记录驱动源输出阻抗、上升/下降时间及输入负载等参数,非常适合 做电路信号振荡、串扰、过冲等高频效应的 EMC或信号完整性计算与仿真。IBIS规范最 初由IBIS开放

13、论坛的工业组织编写,这个组织由一些 EDA 厂商、计算机制造商、半导体 厂商和大学组成,从1993年发布第一个版本以来,至今还在不断修订完善之中。第11章 PCB的电磁兼容性由于IBIS提供的两条完整U/I 特 性 曲 线 包 含 了I/O 端 口 的 高 低 电 平 状 态 以 及 在 某一转换速度下状态转换的动态特性,具有建模元器件端口非线性效应的能力,因而 在 PCB设计的 EMC或信号完整性分析中具有明显的优势。不 过,IBIS本 身 只 是 一 种 文件格式,它在一个标准 的IBIS文 件 中 说 明 如 何 记 录 一 个 芯 片 的 驱 动 器 和 接 收 器 的 不同参数,但并

14、不规定这些被记录的参数如何使用,这些参数需要由使用IBIS模型的 仿真工具来读取。因此,要使 用IBIS进 行 实 际 EMC 设 计 或 信 号 完 整 性 仿 真 分 析,还 需要进行以下工作:第11章 PCB的电磁兼容性(1)获取 PCB上所有集成芯片I/O 缓冲器的原始信息源,即端口U/I 特性数据。(2)将原始U/I 特性数据按IBIS要求的格式存储为数据文件。(3)提取 PCB走线的布局信息。(4)利用IBIS模型和 PCB走线布局信息进行 EMC或信号完整性分析计算。(5)根据分析计算结果掌握元器件的 EMC特性并以此为基础进行 PCB设计。第11章 PCB的电磁兼容性综上所述,

15、不论是分离元件还是集成电路元件,PCB实际使用的元器件都可以看成是 理想电阻、电容、电感、变压器等元件的混合电路,且需要根据不同的频率或开关速度选 择不同的电路模型。显然,在 PCB设计时要提前预想到这些混合电路的作用和影响,以利 于从源头上避免重大 EMC问题的发生。第11章 PCB的电磁兼容性11.1.2 PCB走线带走线带 PCB走线带的基本拓扑结构大致分为微带线和带状线两种,如图111所示,图中 W 为线宽,H 为线距地平面的高度,T 为线的厚度,B 为电介质厚度,D 为两个带状线间距。由微带线和带状线构成的 PCB典型叠层结构如图112所示。第11章 PCB的电磁兼容性图111 PC

16、B微带线和带状线基本结构第11章 PCB的电磁兼容性图112 PCB典型叠层结构第11章 PCB的电磁兼容性1.微带线微带线 微带线是一种由 PCB外层迹线经由一层电介质邻接一个参考地平面而形成的高频电 磁结构,通常位于 PCB的顶层、底层或其他外层上的印制线条,抑制 PCB射频(RF)干扰 的能力比较弱,可容许比带状线频率更高的时钟及逻辑信号,存在着向周围环境产生较大 RF辐射干扰的缺陷。快速信号要求小电容耦合和较低的“源-负载”传输延迟时间电 容对减缓数字时钟信号边沿的过渡过程。当两个微带线金属平面间的耦合电容较小时,信 号就传播得快一些。第11章 PCB的电磁兼容性2.带状线带状线 带状

17、线是一种将信号层置于两参考地平面(电源或地)之间的电磁结构,能够抑制 辐射干扰,比较适用于较低传输速度的场合,常位于两个金属平面层(地层或电源层)R中F 间。信号线带状线加强了抗射频(RF)辐射发射的特性,但相应的代价是减缓了传播速度,即存在比较大的电容耦合。第11章 PCB的电磁兼容性3.PCB通孔通孔(跳线跳线)PCB由有机或无机材料与多个布线层装配在一起,层间通孔(即跳线)互连。这些跳线可 以电镀连接,也可以金属填充,以实现层间电气连接。金属导体平面(地层或电源层)结构向 元件提供了电源和接地连接,信号走线带则分布在许多不同的层上。在设计PCB时,既要考 虑信号的传输延迟,又要考虑电路、

18、印制走线带和互连导体之间的串扰(Cross-Talk)。第11章 PCB的电磁兼容性4.PCB基质板材基质板材 印制板基质板材不仅可为走线带和元器件提供机械支撑,它也是组成 PCB 电路的一 部分,其电磁参数(介电常数、磁导率等)决定着印制走线带的长度、宽度和间距。第11章 PCB的电磁兼容性11.1.3 走线带的阻抗走线带的阻抗 就 PCB的电磁兼容性(EMC)设计而言,了解 PCB走线带不同结构的阻抗特性至关重 要。当频率超过千赫兹(kHz)量级时,走线带的阻抗主要由导体的电感决定,细而长的回 路导体即呈现高电感特性(典型值为10nH/cm),且其阻抗随频率增加而增大。表112 给出了典型

19、 PCB走线带阻抗与频率的关系以及 PCB整板的阻抗特性。第11章 PCB的电磁兼容性第11章 PCB的电磁兼容性1.电感阻抗特性电感阻抗特性 一般地,在地平面之上单根圆直导体的电感(Lo)可表示为式中,h 为导体距离地面的高度(单位为 m),S 为导体的长度(单位为 m),d 为导体的直 径(单位为 m)。第11章 PCB的电磁兼容性第11章 PCB的电磁兼容性由以上经验公式可以看出,当 PCB走线带相距1cm 以上时,互感可以忽略不计。如 果将细长的走线带逐渐加宽为箔板状而成为准无限大金属平面,将无外部电感而仅有电阻 和内部电感。通常,PCB走线带的电感平均分布在布线中,典型值大约为1nH

20、/m。对于质 量为31g(约1盎司)的铜线,在0.25mm(10mil)厚的 FR4碾压情况下,位于地线层上方 的0.5mm(20mil)宽、20mm(800mil)长的走线带能产生9.8m 的阻抗、20nH 的电感 以及与地平面之间1.66pF的耦合电容。第11章 PCB的电磁兼容性第11章 PCB的电磁兼容性2.电容阻抗特性电容阻抗特性 走线带的电容主要是由绝缘体介电常数(0r)、电流到达的面积范围(A)以及走线带 之间的间距(h)所决定的,通常可以表示为式中,0 是自由空间的介电常数(8.854pF/m),r 是PCB基板的相对介电常数(在FR4中约为4.7)。第11章 PCB的电磁兼容

21、性第11章 PCB的电磁兼容性一般地,对于单独的PCB走线,由以上近似公式计算得到阻抗值与元器件的寄生效应 相比,基本上都可以忽略不计。但是,所有走线的阻抗总和可能会超出寄生效应。因此,PCB设计者在 EMC设计中必须细致考虑走线带的阻抗问题。第11章 PCB的电磁兼容性11.2 印制电路板印制电路板EMC设计技术设计技术11.2.1 印制电路板通用印制电路板通用 EMC设计技术设计技术 1.集成电路集成电路(IC)封装技术封装技术 在高速电路中,IC的封装设计已成为影响 EMC性能的重要因素之一。新的封装设计 在于减小IC的寄生参数,进而削弱寄生效应。IC的寄生效应包括接地反弹和噪声、传播

22、延迟、边缘速率、频率响应、输出引线时滞、天线效应等。第11章 PCB的电磁兼容性新的封装设计主要包括多重接地和电源引脚、短引线以及使引脚之间电容耦合最小的 布局。随着技术的发展,IC设计、IC封装及 PCB设计之间的关系已越来越密切。IC 设计 与PCB设计变得越来越密不可分(因为IC焊接于 PCB上)。对于硅片上的设计流程,则需 要考虑采用一个合适的封装与 PCB匹配,IC设计的总体布局不仅受到工艺的限制,同时 也要兼顾 PCB板级的许多制约因素。第11章 PCB的电磁兼容性2.PCB设计技术设计技术 PCB设计技术本身主要表现在三个方面:考虑到噪声和延迟的 PCB 图形设计技 术;在 PC

23、B 生产制造过程中,关键在于阻抗控制技术和传播延迟时间的控制技术;以PCB的阻抗参数为代表的电性能评价技术。第11章 PCB的电磁兼容性3.EMC预测技术与预测技术与 EDA技术技术 EMC预测是指在设计阶段通过计算的方法对电气、电子元件、设备乃至整个系统的 EMC特性进行分析。它是伴随着计算机技术、电磁场计算方法、电路分析方法的发展而发 展的。它的主要优点在于能在产品设计阶段发现并解决 EMC 问题,从而避免研制时间和 经费的双重浪费。目前,EMC预测已受到 EMC科研、工程技术人员越来越多的重视。第11章 PCB的电磁兼容性4.时钟展频技术时钟展频技术 时钟展频就是将原本固定不变的频率,以

24、一定的周期规律小幅度地调变,使系统产生 的电磁波辐射能量平均散布于一段频率范围内,以免超过标准。在原时钟频率0.5%5%的范围内,小幅度调变时钟,使用者几乎察觉不到展频前后有何不同。若以原时钟频率为 中心进行展频,系统平均运行效率完全不受展频的影响。时钟展频降低了 EMI的效果,且 受调变方式、频率变动比率和调变速率的影响。第11章 PCB的电磁兼容性5.过孔设计技术过孔设计技术 在高速电路中,一般都采用多层 PCB,PCB上的过孔本身存在寄生电容和寄生电感。过孔的寄生电容会延长信号的上升时间,降低电路的速度;过孔的寄生电感会削弱旁路电 容的作用,削弱整个电源系统的滤波效果。在高速电路中,过孔

25、的寄生电感一般较寄生电 容带来的危害大。可见,在高速电路中,过孔的寄生电容和寄生电感是影响 PCB的 EMC 性能的另一重要因素。如何在 PCB设计时尽量减小过孔的寄生效应带来的危害是 PCB设 计时要考虑的另一问题。第11章 PCB的电磁兼容性6.ESD防护技术防护技术 在高速混合电路中,ESD问题更加突出。然而,一些抑制 ESD噪声的传统做法对高速 混合电路效果很差,有的甚至会带来严重的问题。例如,ESD 抑制器件都有固有电容,一 般情况下该电容能起滤波作用(如滤除耦合到数据传输线路中的高频噪声)。然而,在高速 数字电路中,该电容会引起数字信号的上升沿和下降沿畸变,这种上升时间和下降时间的

26、 延长可能引起时序问题,电路有可能检测不到完整的过渡期,从而产生数据误差。电路的 速度越高,这种问题越严重。因此,在高速电路中,必须兼顾 ESD 保护和信号完整性,并 选择合适的 ESD保护器件的种类并正确安装(包括安装部位的选择)。第11章 PCB的电磁兼容性11.2.2 印制电路板印制电路板 EMC设计的一般原则设计的一般原则 1.PCB板层布局原则板层布局原则 一般情况下,印制电路板 EMC设计应根据 PCB的电源和地的种类、信号线的密集程 度、信号频率、特殊布线要求的信号数量、周边要素、成本价格等因素来确定板的层数及 布局,如表113所示。第11章 PCB的电磁兼容性第11章 PCB的

27、电磁兼容性一是要确定合适的 PCB 尺寸。尺寸过大电路走线长,抗干扰能力下降;尺寸过小散热 不好,线路密集,邻近的走线易相互干扰。二是要对高速高性能系统在目标成本允许的情况下采用叠层设计,所遵循的基本原则 包括:(1)关键电源平面与其对应的地平面相邻。(2)参考面的选择应优选地平面。(3)相邻层的关键信号不跨分割区。(4)元件面下有相对完整的地平面。第11章 PCB的电磁兼容性(5)合理布局各种信号线。(6)高频、高速、时钟等关键信号有一相邻地平面。(7)在高速电路设计中,避免电源平面层向自由空间辐射能量。(8)避免电源层平面向自由空间辐射能量。第11章 PCB的电磁兼容性2.PCB元器件布局

28、原则元器件布局原则 1)PCB板的空间分割 在PCB进行功能分割时,可将不同的功能区域进行物理分割,既防止了不同频带区域 之间信号相互耦合,又使射频环路面积更小,优化信号质量。空间分割的实施方法就是对 元器件进行分组,可以根据电源电压高低、数字器件或模拟器件、高速器件或低速器件以 及电流大小等特点,对电路板上的不同电气单元进行功能分组,每个功能组的元器件彼此 被紧凑地放置在一起,以便得到最短的线路长度和最佳的功能特性。第11章 PCB的电磁兼容性采用高压、大功率器 件时,应与低压、小功率器件保持一定间距,尽量分开布线。一般建议首先以不同的直流 电源电压来分组,因为当高、低电源电压器件紧挨在一起

29、时,由于电位差会产生电场辐射 干扰。如果使用同种电压的元器件中仍有数字和模拟元件之分,则可以再进行分组。按电 源电压、数字及模拟电路分组后可进一步按照速度快慢、电流大小进行分组。第11章 PCB的电磁兼容性2)敏感器件的处理 某些敏感器件例如锁相环,对噪音干扰特别敏感,则需要更高层次的隔离。解决的方 法是在敏感器件周围的电源铜箔上蚀刻出马蹄形绝缘沟槽。信号进出都通过狭窄的马蹄形 根部的开口。噪音电流必然在开口周围经过而不会接近敏感部分。使用这种方法时,应确 保所有其他信号都远离被隔离的部分。第11章 PCB的电磁兼容性3)元器件布局时的其他基本原则(1)连接器及其引脚应根据元器件在板上的位置确

30、定。所有连接器最好放在印制板的 一侧,尽量避免从两侧引出电缆,以便减小共模电流辐射。因为 PCB板上有高速数字信号 时,如果产生共模辐射,电缆则是很好的共模辐射天线(振子天线会比单极天线产生更大 的共模干扰辐射)。第11章 PCB的电磁兼容性(2)I/O 驱动器应紧靠连接器,避免I/O 信号在板上长距离走线,耦合不必要的干扰 信号。当高速数字集成芯片与连接器之间没有直接的信号交换时,高速数字集成芯片应置 于远离连接器处。否则,高速数字信号有可能通过电场或磁场耦合对输入/输出环路产生 差模干扰,并通过接口电缆向外辐射。如果高速器件必须与连接器相连,则应把高速器件 放在连接器处,尽量缩短走线,然后

31、在稍远处安放中速器件,最远处安放低速器件。否则,高速信号将穿过整个印制板才能到达连接器,可能对沿途的中、低速电路产生干扰。第11章 PCB的电磁兼容性(3)高速器件(频率大于10 MHz或上升时间小于2ns)在印制电路板上的走线尽可能短。(4)发热元件(如 ROM、RAM、功率输出器件和电源等)应远离关键集成电路,最好 放在边缘或偏上方部位,以利于散热。(5)电感布局时,不要并行靠在一起,因为这样会形成空芯变压器并相互感应产生干 扰信号。因此它们之间的距离至少要相当于其中一个器件的高度,或者成直角排列以将其 互感减到最小。第11章 PCB的电磁兼容性(6)许多电磁干扰都来自电源,因此集成电路的

32、去耦电容尽量靠近IC的电源引脚,且 去耦电容的引线尽量短。建议使用表贴封装电容。第11章 PCB的电磁兼容性3.地线、电源线和信号线布置原则地线、电源线和信号线布置原则 1)地线的布置 PCB设计中,通常可以采用多种接地方式。在电路设计中,地有多种含义,比如“数字 地”、“模拟地”、“信号地”、“噪声地”、“电源地”等。常用的接地方式有“单点接地”、“多点 接地”、“混合接地”。处理接地问题应注意以下几个方面:第11章 PCB的电磁兼容性(1)在小信号与大电流电路集成在一起时,必须将地(GND)明显地区分开来。(2)正确选择单点接地与多点接地。(3)数字地与模拟地分开。(4)接地线应尽量加粗。

33、(5)接地线构成闭环路。第11章 PCB的电磁兼容性2)电源线的布置 供电环路面积应减小到最低程度,不同电源的供电环路不要相互重叠。印制电路板上 的供电线路应加上滤波器和去耦电容。在板的电源引入端使用较大容量的电解电容作低频滤波,再并联一只容量较小(0.01F)的瓷片电容作高频滤波。去耦电容应贴近集成块安 装,必要时还可以把去耦电容安装在集成块的背面,即位于集成块的正下方,使去耦电容 的回路面积尽可能减小,达到良好的滤波效果。第11章 PCB的电磁兼容性3)信号线的布置(1)不相容的信号线应相互隔离。这样做的目的是避免相互之间产生耦合干扰。高频 与低频、大电流与小电流、数字与模拟信号线是不相容

34、的,元件布置中我们已经考虑了把 不相容元件放在印制板的不同位置,在布置信号线时仍应该注意将其隔离。第11章 PCB的电磁兼容性一般可采取下 面的措施:不相容信号线应相互远离,不应平行布置;分布在不同层上的信号线走向应互 相垂直,这样可以减少线间的电场和磁场耦合干扰;高速信号线特别是时钟线要尽可能地 短,必要时可在高速信号线两边加隔离地线,隔离地线两端应与地层相连接;信号线的布 置最好根据信号的流向安排,一个电路的输出信号线不要再折回输入信号线区域,因为输 入线与输出线通常是不相容的。第11章 PCB的电磁兼容性(2)尽量减小信号环路的面积。减小信号环路的面积是为了减小环路的差模电流辐 射。环路

35、辐射与电流强度和环路面积成正比,在电流强度确定的情况下,为了减小环路辐 射,只有设法减小环路面积。信号环路不应重叠,这对于高速度、大电流的信号环路尤为 重要,实际上减小面积比缩短信号线长度更为有效。(3)考虑阻抗匹配问题。当高速数字信号的传输延迟时间大于脉冲上升时间的1/4时,应考虑阻抗匹配问题。信号传输线的阻抗不匹配将引起传输信号的反射,使数字波形产生 振荡,造成逻辑混乱。当负载阻抗等于传输线的特征阻抗时,信号反射就可以消除。第11章 PCB的电磁兼容性(4)输入、输出线在连接器端口处应加高频去耦电容。通常I/O 信号的频率要低于时 钟频率,所以高频去耦电容的选择应能保证I/O 信号正常传输

36、,且可滤除高频时钟频率及 其谐波。该高频去耦电容是为了抑制差模干扰,包括沿I/O 线进入印制板和从印制板出去 的干扰,所以该电容应接在I/O 线的信号线与地线之间。(5)印制电路板的外接电缆。合理安排系统内部各模块的衔接(包括各I/O 口在电路 板上的位置、方向),尽量缩短模块间印制电路板的外接电缆,可以防止信号串扰、减少电 缆的共模辐射。第11章 PCB的电磁兼容性4.布线设计原则布线设计原则 1)走线长度尽可能短 信号被传输后,它会在走线的整个长度上进行传输,相应的放射也会是传输线的长 度。所有这些必须在信号的上升期间发生,否则走线就会作为传输线而影响信号品质,甚 至造成信号失真无效。之间

37、的距离应尽可能大。第11章 PCB的电磁兼容性2)避免 PCB导线的不连续性 迹线宽度不要突变,避免90拐角走线。90拐角走线会增加走线的长度,并增加走线 的寄生电容。有非常快的边沿变化速度时,这些不连续会造成信号发射,产生严重的信号 完整性问题,建议使用45走线。如要使用90走线,建议将拐角处圆整,以减小拐角处宽 度的变化。第11章 PCB的电磁兼容性3)PCB走线中应遵循3W 法则 所有走线分隔距离应满足:走线边沿间的距离大于或等于2倍的走线宽度,即中心线 之间的距离为走线宽度W 的3倍。在 PCB迹线间会发生串扰现象,使用3W 法则可有效解决这一问题。3W 法则代表了逻辑电流约70%的通

38、量边界,若要求98%的通量边界则需 用10W(如图1 3所示)。第11章 PCB的电磁兼容性图113 3W 设计原则第11章 PCB的电磁兼容性4)短截线 短截线会产生反射,同时也会潜在增加波长可分的天线到电路的可能。虽然短截线长 度可能不是任何在系统的已知信号的波长的1/4,但是附带的辐射可能在短截线上产生共 鸣。因此,应避免在传送高频率和敏感的信号路径上使用短截线。5)最小化环面积 保持信号路径和其地返回线紧靠在一起将有助于最小化地环,避免出现潜在的天线 环。对于高速单端信号,有时如果信号路径没有沿着低阻地位面走,地线回路可能必须沿 着信号路径布置。第11章 PCB的电磁兼容性6)过孔 过

39、孔一般被广泛使用在多层印制电路板中。但是过孔的运用同时也带来了很多问题,如辐射、地弹噪声耦合,这些影响信号的完整性,降低 EMC性能。特别在铺设高速信号通 道时,应该对过孔设计给予足够的考虑。对于高速的并行线(例如地址和数据线),如果层 的改变是不可避免的,则应该确保每根信号线的过孔数一样。第11章 PCB的电磁兼容性11.2.3 印制电路板的叠层设计印制电路板的叠层设计 在设计印制电路板(PCB)时,首先需要确定布线层和电源(地)平面的层数,即叠层设 计,这取决于 PCB的功能要求、噪声和 EMC 指标以及价格限制等。1.单面PCB设计 单面 PCB通常用于不含时钟(周期)信号的产品,或者用

40、于模拟信号的仪器或控制系 统中。在单面PCB上,走线带的布局会受到空间的很大限制,因而必须精心设计PCB的走 线方式。单面 PCB的工作频率不会超过 MHz量级,因为高频电路所需要的工作条件在单 层板上很难得到满足,一些典型的情形包括:第11章 PCB的电磁兼容性(1)单面 PCB走线带的集肤效应会使走线带在高频条件下具有很大的电感。(2)单面 PCB的完整闭合回路通常不能满足射频(RF)电流回流路径的要求。(3)单面 PCB的回路控制难度大,很难避免产生磁场和环路天线效应。(4)单面 PCB对外界电磁环境干扰比较敏感,如静电放电(ESD)、快脉冲、辐射和传 导射频(RF)干扰等。第11章 P

41、CB的电磁兼容性设计单面 PCB一般应从电源线和接地线开始,然后再设计高风险信号线(比如振荡信 号),信号线应尽可能地靠近接地线,只要物理空间允许,越近越好。这两步设计完成以 后,再进行其他走线带的设计,重点考虑以下几方面的设计要素:(1)确定关键电路走线的电源和接地点。(2)划分子功能区后分别走线,走线时重点考虑避免或减少元件及其相关的I/O 口和 连接器的电磁辐射问题。第11章 PCB的电磁兼容性(3)将最关键的电路走线的所有元件邻近放置。(4)如果需要在多个点位接地,则要确定这些接地点是否需要连接在一起;如果需要,则要考虑如何连接在一起(走线一定要短,但也要注意工艺美观问题)。(5)在设

42、计其他走线带时,必须对 RF信号线采取通量对消措施,同时还要注意确保 RF回流路径始终是有效和完整的。第11章 PCB的电磁兼容性要特别注意,单面PCB设计必须避免电源线和地线存在多余的回路面积,因为这些回 路相当于很好的环天线;同时,关键走线带的 RF回流路径一定要完整,否则会使走线带 成为很好的线天线(共模电流辐射)。标准做法是:非对称放置不同封闭尺寸的元件;若采 用相同电源要求的元件时,电源线与地线相邻布置以避免形成环路。总之,当频率比较高 时,要同时考虑走线带的阻抗和对应的回流路径;当频率比较低时,则可以忽略走线带的 阻抗,但是必须精确设计直线带的拓扑结构,最关键的就是不能形成电源线与

43、地线之间的 环路。第11章 PCB的电磁兼容性2.双面双面PCB设计设计 双面PCB的电源和地线走线带一般分别置于顶层和底层上,因有两层可以利用,即可 尽量减小回路面积。在顶层地线布线时,可以用接地线填充布线剩余的空间,使之成为回 流路径,在减小回路面积的同时还可以减小射频(RF)回流的阻抗。在进行地线填充时,须 尽可能地在多个位置与零电位参考点连接。第11章 PCB的电磁兼容性需要指出的是,切勿将双面 PCB与双层PCB混淆,实际上并不存在所谓的双层PCB,这一点对于 EMC标准化设计特别重要。当分析双面 PCB的 EMC设计时,若 PCB整板的 标准厚度为1.6mm(0.062in),虽然

44、存在顶层(装有元件的一层)和底层(接地或零电位)但仍然认为 RF回流路径处在顶层之中(如图114所示),其原因主要有两个方面:一是 双面 PCB顶层到参考平面层的距离与8倍走线带宽度(8W)相当,在这个距离上能量对消 的作用就不大了;第11章 PCB的电磁兼容性二是在顶层上的信号线靠近接地线(零电位走线带),两走线带之间的距 离远小于其到底层参考平面的距离。也就是说,当任意一条 RF信号走线带的回流路径与 信号线的距离超过1W 时,即意味着距离很大(电磁场在 PCB走线带之间的有效分布约为 1W 宽度),于是回流通量对消失效,因此会产生比较明显的 RF电磁辐射。第11章 PCB的电磁兼容性图1

45、14 双面 PCB走线带 RF回流路径位置第11章 PCB的电磁兼容性3.四层四层PCB设计设计 四层 PCB的结构包含多种方式,如图115所示,可以分为层间距相等与层间距不等 两种形式。使用接地参考平面可以增强 RF电流的通量对消能力,信号层到参考平面的物 理尺寸比双面 PCB小得多,故 RF电磁辐射可被减弱。但是,对电路和走线带产生的 RF 电流仍然缺乏有效的通量对消设计,其原因与双面 PCB的情形类似,即 RF源走线带与回 流路径间的距离仍然比较大。第11章 PCB的电磁兼容性图115 四层 PCB外层为信号层的叠层结构第11章 PCB的电磁兼容性四层 PCB的另一种结构如图116所示。

46、它与图115不同的是,这种结构的外层分 别为电源层和接地层,信号层位于两者的中间。如图116所示的是一种层间距相等的结 构形式,当然也可以采用介质填充材料制成层间距不等的结构形式。第11章 PCB的电磁兼容性图116 四层 PCB内层为信号层的叠层结构第11章 PCB的电磁兼容性这种叠层结构的主要 特点在于:(1)可以有效防止走线带的 RF射频辐射。(2)外层为整板金属(电源、地)参考平面,内部为信号层,因而很难甚至是不可能修 复装配损伤,而且很难进行测量与调试。(3)外层金属板相当于一个大散热片,因而在 PCB的元器件装配中焊接十分困难,可 能会引起冷焊连接。(4)电源层与地层间距较大,退耦

47、作用不明显,需外接比较多的分立退耦电容;若上、下两个平面均为接地层,则需要在信号层布设电源走线带。(5)信号1层相对信号2层而言,因其与接地平面更近,所以信号1层比信号2层具 有更好的通量对消特性。第11章 PCB的电磁兼容性4.六层六层PCB设计设计 六层 PCB有很多种组合结构,但常用的结构形式主要有以下三种:(1)四个布线层,两个参考平面位于中间层。第1层:微带线层(元件层);第2层:埋入式微带线层;第3层:接地参考平面层;第 4层:电源参考平面层;第5层:埋入式微带线层;第6层:微带线层(底层)。第11章 PCB的电磁兼容性这种结构的电源-地平面阻抗比较低,改变了全部元件的退耦特性。第

48、2层靠近接地 参考平面(第3层),所以在第2层应尽量布置 RF走线带;第5层也可以作为 RF走线,但 必须预先确认所有 RF回流的路径存在且连续。第1层和第6层这两个外层不能布设对 RF 环境敏感的走线带,因其直接面对外部电磁环境。第11章 PCB的电磁兼容性(2)四个布线层,两个参考平面位于第2、5层。第1层:可布线层;第2层:接地参考平面层(距离电源层较远,退耦作用不明显);第 3层:最佳布线层;第4层:可布线层;第5层:电源层(距离地层较远,退耦作用不明显);第6层:可布线层。这种布线的主要优点在于:布线层阻抗低,有利于提高信号完整性,同时电源层和接地参考平面中对内部布线层有较好的屏蔽作

49、用;其缺点是电源与地之间的退耦作用不 明显。第11章 PCB的电磁兼容性(3)三个布线层,三个参考平面。第1层:微带线层(元件层);第2层:电源平面;第3层:地平面;第4层:带状线平 面;第5层:地平面;第6层:微带线层(低层)。这种结构的实用性不强,主要是具有概念上的价值。在真正的应用中,往往把第4层 转化为接地层,可加强电源退耦能力并获得较低的传输线阻抗。第11章 PCB的电磁兼容性5.八层和十层八层和十层PCB设计设计 应用前面的概论可以设计八层 PCB和十层 PCB的多种结构。随着层数的增多,结构 的阻抗控制和通量对消特性会进一步改变。特别是在多层布线时,中间两层信号线(如第 5、6层

50、)可以被两个接地平面(如第4、7层)所包围,形成一种类似于同轴线的结构,其退 耦功能对两个独立的电源层(如第3、8层)均起作用。第11章 PCB的电磁兼容性上面的叠层示例中,包含有三层或更多层参考平面的情况(例如1个电源层和2个接 地层),此时更靠近零电位参考平面的布线层比靠近电源平面的布线层具有更高速度信号 的走线特性,其依据是 PCB上抑制 EMI技术的基本概念。零电位平板通常都采用螺钉固 定在机架上,即将参考平面强制固定在地电位上。如果参考平面固定在地电位,其电位将 无法改变,就会产生接地“反冲”和板间“感应噪声电压”现象。如果零伏参考平面紧紧固定 在地电位上,通常在许多设计中就只有电源