1、第第6章章 时序逻辑电路时序逻辑电路目目 录录6.1 概述概述6.2 时序逻辑电路的分析方法时序逻辑电路的分析方法6.3 常用中规模时序逻辑电路及其应用常用中规模时序逻辑电路及其应用6.4 时序逻辑电路的设计时序逻辑电路的设计6.5 综合应用综合应用6.6 用用MultiSim 2001 分析时序逻辑电路分析时序逻辑电路时序逻辑电路的特点：时序逻辑电路的特点：由组合逻辑电路和存储电路构成，它在某一时由组合逻辑电路和存储电路构成，它在某一时刻的输入状态不仅与该时刻输入信号有关，还刻的输入状态不仅与该时刻输入信号有关，还与电路原来的输出状态有关。与电路原来的输出状态有关。时序逻辑电路结构上的特点时
2、序逻辑电路结构上的特点1、包含包含组合电路和存储电路组合电路和存储电路两部分两部分2、存储电路的输出必须、存储电路的输出必须反馈反馈到组合电路的输入端。到组合电路的输入端。时序电路的功能描述方法时序电路的功能描述方法)(),()(nnntYtXFtZ)(),()(nnntYtXHtW)(),()(1nnntYtWGtY输出方程输出方程 驱动方程驱动方程 状态方程状态方程 可以用三个方程组来描述可以用三个方程组来描述其他功能描述方法：其他功能描述方法：状态转换真值表状态转换真值表状态转换图状态转换图时序图时序图组合电路的输出组合电路的输出组合电路的输出组合电路的输出存储电路的输出存储电路的输出时
3、序逻辑电路分类时序逻辑电路分类1.按逻辑功能划分有：按逻辑功能划分有：计数器计数器、寄存器寄存器、移位寄存器移位寄存器、读读/写存储器写存储器、顺顺序脉冲发生器序脉冲发生器等。等。2、按动作特点分类：、按动作特点分类：（即按触发器状态更新是否（即按触发器状态更新是否受同一时钟脉冲控制分类）：受同一时钟脉冲控制分类）：（1）同步时序逻辑电路：同一）同步时序逻辑电路：同一CP（2）异步时序逻辑电路：不同）异步时序逻辑电路：不同CP3、按输出信号的特点分类：、按输出信号的特点分类：（即组合电路的繁简（即组合电路的繁简程度）程度）（1）Mealy（米里）型：（米里）型：输出信号取决于存储电输出信号取决
4、于存储电路与输入变量路与输入变量 （2）Moore（摩尔）型：输出仅仅取决于（摩尔）型：输出仅仅取决于存储存储电电路的状态路的状态注：注：有些电路没有组合逻辑电路；有些电路没有有些电路没有组合逻辑电路；有些电路没有输入信号。输入信号。76.2 时序逻辑电路的分析方法时序逻辑电路的分析方法 6.2.1 同步时序逻辑电路分析方法同步时序逻辑电路分析方法时序电路的分析：时序电路的分析：找出电路的状态和输出状态在输入变量和时钟找出电路的状态和输出状态在输入变量和时钟信号的作用下的变化规律，即已知逻辑图说明信号的作用下的变化规律，即已知逻辑图说明其逻辑功能。其逻辑功能。步骤步骤：1、写方程：、写方程：根
5、据逻辑电路图写出各触发器的根据逻辑电路图写出各触发器的 时钟方程、驱动方程、输出方程时钟方程、驱动方程、输出方程2、求状态方程：、求状态方程：将驱动方程代入相应触发器的特将驱动方程代入相应触发器的特性方程，得到各触发器的性方程，得到各触发器的状态方程状态方程(即次态方程）即次态方程）3、列状态转换表：、列状态转换表：依次设初态，求次态，列出依次设初态，求次态，列出 状态转换真值表状态转换真值表（画出状态转换图或时序图）（画出状态转换图或时序图）4、功能：、功能：说明电路的逻辑说明电路的逻辑功能功能9例例6-1 试分析下图时序逻辑电路的逻辑功能。试分析下图时序逻辑电路的逻辑功能。解：解：1.写方
6、程写方程 时钟方程：时钟方程：CP1=CP2=CP3=CP（同步时序电路）（同步时序电路）驱动方程驱动方程 111132221233323JKTQQJKTQQJKTQQ2.写出状态方程写出状态方程将驱动方程带入将驱动方程带入JK触发器特性方程触发器特性方程得到状态方程：得到状态方程：111113131222122113332332nnnQTQQQQQQTQQQQQQTQQQQQnnnQKQJQ 1如果电路有输出，也如果电路有输出，也需要写出输出方程需要写出输出方程3.列状态转换表列状态转换表依次设初态，代入状态方程及输出方程，求出状依次设初态，代入状态方程及输出方程，求出状态转换表。态转换表。
7、Q3Q2Q1=000113121132nnnQQQQQQQ3Q2Q1=001Q3Q2Q1=011还可以用还可以用状态转换图状态转换图来表示来表示13有效状态：有效状态：使用了的状态使用了的状态:000，001，011，100，110，111无效状态：无效状态：未使用的状态未使用的状态101，010有效循环：有效循环：在在CP脉冲作用下，脉冲作用下，电路在有效状态中的电路在有效状态中的循环循环无效循环：无效循环：在在CP脉冲作用下，电路在无效状态中的脉冲作用下，电路在无效状态中的循环循环自启动：自启动：电路一旦进入无效状态，在电路一旦进入无效状态，在CPCP脉冲作用脉冲作用下，能自动返回到有效循
8、环中去的电路叫能自启下，能自动返回到有效循环中去的电路叫能自启动，否则叫不能自启动动，否则叫不能自启动有效循环有效循环无效循环无效循环不能自启动不能自启动154.电路功能电路功能不能自启动的同步不能自启动的同步6进制计数器。进制计数器。166.2.2 异步时序逻辑电路的分析方法异步时序逻辑电路的分析方法一般步骤与同步时序逻辑电路的分析步骤相同，一般步骤与同步时序逻辑电路的分析步骤相同，但要首先考虑时钟条件。但要首先考虑时钟条件。因为每次电路状态更新时，不是所有的触发器都因为每次电路状态更新时，不是所有的触发器都有时钟信号，有时钟信号，所以具备所以具备CP的触发器需根据状态方的触发器需根据状态方
9、程求次态，而无程求次态，而无CP的触发器保持原状态。的触发器保持原状态。因此在状态方程中需写入因此在状态方程中需写入CP条件，但条件，但CP不是逻不是逻辑变量。辑变量。17例例6-2 试分析图试分析图6-5所示的异步时序电路，要求写出驱所示的异步时序电路，要求写出驱动方程、次态方程，画出状态转换图，并说明电路的动方程、次态方程，画出状态转换图，并说明电路的逻辑功能。逻辑功能。各触发器的时钟不是同一时钟，其翻转不同时发生，各触发器的时钟不是同一时钟，其翻转不同时发生，因此为因此为异步时序电路异步时序电路。1）确定各级触发器的驱动方程及时钟方程）确定各级触发器的驱动方程及时钟方程 13112221
10、31233111JQKCPCPJKCPQJQQKCPCP192）列出电路的状态方程）列出电路的状态方程1113122113123nnnQQ QCPQQQQQQ QCP1311222131233111JQKCPCPJKCPQJQQKCPCPnnnQKQJQ 1203）画状态转换图）画状态转换图 4）电路功能）电路功能 此电路是一个能自启动的异步五进制加法计数器此电路是一个能自启动的异步五进制加法计数器216.3 常用中规模时序逻辑电路及其应用常用中规模时序逻辑电路及其应用6.3.1 寄存器和移位寄存器寄存器和移位寄存器1.概述概述寄存器是存放二进制数码的逻辑部件，由触发器寄存器是存放二进制数码的
11、逻辑部件，由触发器（同步型、主从型、边沿型）（同步型、主从型、边沿型）构成。构成。一个触发器可寄存一位二进制代码，一个触发器可寄存一位二进制代码，N 个触发器构个触发器构成的寄存器可寄存成的寄存器可寄存N 位二进制数码。位二进制数码。寄存器、移位寄存器应用广泛，种类繁多。有四位、寄存器、移位寄存器应用广泛，种类繁多。有四位、八位、十六位等。采用不同类型触发器电路形式不八位、十六位等。采用不同类型触发器电路形式不同，但大同小异。关键是了解功能表。同，但大同小异。关键是了解功能表。2.寄存器的分析：寄存器的分析：由边沿触发器组成的由边沿触发器组成的4位寄存器位寄存器74LS175CP上升沿到来时，
12、上升沿到来时，Q3Q2Q1Q0=D3D2D1D0其它时间，其它时间，Qn+1=QnCR为异步清零端为异步清零端74LS175 功能表功能表输输 入入 CR CP D0 D1 D2 D3输输 出出Q0 Q1 Q2 Q3功功 能能0 0 0 0 0异步清异步清01 d0 d1 d2 d3d0 d1 d2 d3置数置数1 0 Qn0 Qn1 Qn2 Qn3保持保持3.移位寄存器的分析移位寄存器的分析功能：功能：存储代码存储代码,移位。移位。移位移位寄存器中的代码在寄存器中的代码在CP脉冲作用下，脉冲作用下，逐位左逐位左 移或右移。移或右移。用途：用途：存数存数 数据串行数据串行-并行转换并行转换 数
13、值运算数值运算 数据处理数据处理分类：分类：单向移位寄存器单向移位寄存器 双向移位寄存器双向移位寄存器（1）单向移位寄存器）单向移位寄存器CC4015 n23n12n01ss0QD,QD,QD,DDD由给定的逻辑图可以写出各触发器的驱动方程由给定的逻辑图可以写出各触发器的驱动方程 电路实现右移功能。电路实现右移功能。单向移位寄存器串行输入数据单向移位寄存器串行输入数据1011的时序图的时序图1 0 1 11111串行输入串行输入-串行输出串行输出1 0 1 11 0 1 11101串行输入串行输入-并行输出并行输出28问题：来一个问题：来一个CP沿能否移两位或多位？沿能否移两位或多位？答：不能
14、。答：不能。因为触发器从因为触发器从CP 到达时接收数据，到输出端建到达时接收数据，到输出端建立新状态，需要传输时间。当输出端新状态建立立新状态，需要传输时间。当输出端新状态建立后该后该CP 已过去，待下一个已过去，待下一个CP 到来时才能移到到来时才能移到下一位。下一位。（2）双向移位寄存器）双向移位寄存器 74LS194A功能：可以左移、右移；并行送数；保持；异步清功能：可以左移、右移；并行送数；保持；异步清0111nQD通过控制通过控制M M1 1M M0 0的状态的状态选择选择7419474194的工作状态的工作状态1 1）M M1 1M M0 0=00=00，保持保持。2 2）M M
15、1 1M M0 0=01=01，CPCP，右移右移。3 3）M M1 1M M0 0=10=10，CPCP ，左移左移。4 4）M M1 1M M0 0=11=11，CPCP ，并行输入并行输入。1101100012101nnnDM M QM M QM M QM M D1100MMMM1D 2Q0Q1D表表6-7 CT74LS194功能表功能表异步清零异步清零同步送数同步送数右移右移左移左移保持保持3274LS194VCCQ0Q1Q2Q3CPM0GNDDSLDSRCRD0D3D2D1M174LS194VCCQ0Q1Q2Q3CPM0GNDDSLDSRCRD0D3D2D1M1例例:使八个灯从左至右
16、依次变亮使八个灯从左至右依次变亮,再从左至右依次熄灭，再从左至右依次熄灭，应如何连线应如何连线?.右移右移 8 8 个个 1 1，再右移，再右移 8 8 个个 0 0移位脉冲移位脉冲5V5V15VSB清零清零0 10 16.3.2 计数器计数器计数器是数字系统中使用最多的时序电路。计数器是数字系统中使用最多的时序电路。功能：功能：计算输入脉冲计算输入脉冲CP的个数；的个数；应用：应用：计数、分频、定时、产生脉冲序列及节拍计数、分频、定时、产生脉冲序列及节拍脉冲，进行数字运算等。脉冲，进行数字运算等。按计数增减分为按计数增减分为加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器其他计数
17、器其他计数器 按动作特点分为按动作特点分为同步计数器同步计数器异步计数器异步计数器计数器分类计数器分类35按进制分为按进制分为二进制计数器二进制计数器二二-十进制计数器十进制计数器任意计数器任意计数器36（1）同步二进制加法计数器）同步二进制加法计数器 由小规模触发器构成。由小规模触发器构成。二进制加法计数的规律：二进制加法计数的规律：最低位每来一个最低位每来一个CP改改变一次状态，变一次状态，第第i位是在第位是在第0i1全全为为1时，改变状态。时，改变状态。1.同步计数器同步计数器1）分析逻辑功能）分析逻辑功能I 时钟方程：时钟方程：CP0=CP1=CP2=CP3=CP输出方程输出方程驱动方
18、程驱动方程3210Q Q Q QnnnnCO 01021032101QQ QQ Q QnnnnnnTTTTII II 求状态方程求状态方程n+1nnQQQTT01021032101QQ QQ Q QnnnnnnTTTT10000111101122201213332103QQQQQQQQQ(Q Q)QQQ(Q Q Q)QnnnnnnnnnnnnnnnnnnTTTT39III 画出状态转换图画出状态转换图IV 逻辑功能：逻辑功能：同步十六进制（四位二进制）加法计数器。同步十六进制（四位二进制）加法计数器。时序图时序图1/16分频器分频器：由时序：由时序图可以看出，图可以看出，CP的的频率为频率为f
19、0，则，则Q0、Q1、Q2和和Q3输出脉冲的输出脉冲的频率依次为频率依次为计数器又称为分频器计数器又称为分频器41一个触发器有两个稳态，一个触发器有两个稳态，N个触发器共有个触发器共有2N个个稳态，若计数器有稳态，若计数器有N个个触发器，称该计数器为触发器，称该计数器为模数模数2N计数器，计数器，计数容量是（计数容量是（2N-1）（计数容（计数容量各位全为量各位全为1时的数值，即计到的最大数）。时的数值，即计到的最大数）。同时得出，若用同时得出，若用T触发器构成加法计数器，则触发器构成加法计数器，则第第i位触发器输入端位触发器输入端Ti的逻辑式应为：的逻辑式应为：小结小结10121001(1,
20、2,1)iiiijjTTQ QQQQin（2）同步十进制加法计数器）同步十进制加法计数器输出方程：输出方程：CO=Q0 Q3状态方程：状态方程：驱动方程：驱动方程：状态转换图及时序图状态转换图及时序图同步十进制加法计数器同步十进制加法计数器（3 3）减法计数器）减法计数器用用T触发器实现的二进制加法计数器：触发器实现的二进制加法计数器：同步二进制减法计数器同步二进制减法计数器 原理：根据二进制减法运算规则可知：在多位原理：根据二进制减法运算规则可知：在多位二进制数末位减二进制数末位减1，若第，若第i位以下皆为位以下皆为0时，则第时，则第i位应翻转。位应翻转。10121001(1,2,1)iii
21、ijjTTQ QQQQin45（3 3）减法计数器）减法计数器 由此得出规律，若用由此得出规律，若用T触发触发器构成计数器，则第器构成计数器，则第i位触发位触发器输入端器输入端Ti的逻辑式应为：的逻辑式应为：01121001(1,2,1)iiiijjTTQQQ QQin（4）十进制减法计数器）十进制减法计数器减法计数器减法计数器基本原理：对二进制加法计数器基本原理：对二进制加法计数器进行修改，在进行修改，在0000时减时减“1”后跳后跳变为变为1001，然后按二进制减法计，然后按二进制减法计数就行了。数就行了。2.异步计数器异步计数器特点：特点：各触发器的各触发器的CP脉冲不同，触发器状态刷新
22、脉冲不同，触发器状态刷新不同步。不同步。分为：分为：（1）异步二进制计数器）异步二进制计数器（2）异步十进制计数器）异步十进制计数器（1）异步二进制加法计数器）异步二进制加法计数器异步二进制加法计数器异步二进制加法计数器 在末位在末位+1时，从低位到高位逐位进位方式工作。时，从低位到高位逐位进位方式工作。原则：原则：每位从每位从“1”变变“0”时，向高位发出进位，使时，向高位发出进位，使高位翻转。高位翻转。异步二进制减法计数器异步二进制减法计数器 在末位在末位-1时，从低位到高位逐位借位方式工作。时，从低位到高位逐位借位方式工作。原则：原则：每位从每位从“0”变变“1”时，向高位发出借位，时，
23、向高位发出借位，使高位翻转。使高位翻转。（2 2）异步十进制加法计数器）异步十进制加法计数器原理：原理：在在4 4位二进制异步加法计数器上修改而成，位二进制异步加法计数器上修改而成，要跳过要跳过1010 11111010 1111这六个状态。这六个状态。3.加加/减减/可逆计数器可逆计数器同步十六进制加同步十六进制加/减计数器减计数器74LS191U/D：加减控制：加减控制 0加，加，1减。减。S：使能控制使能控制 0计数，计数，1保持。保持。C/B：进位：进位/借位输出。借位输出。单时钟方式单时钟方式加加/减脉冲用同一输入端，减脉冲用同一输入端，由加由加/减控制线的高低电平减控制线的高低电平
24、决定加决定加/减减.同步十六进制加同步十六进制加/减计数器减计数器74LS191功能表功能表CP1SLDU/D工作状态工作状态 11 保持保持 0 预置数预置数 010加法计数加法计数 011减法计数减法计数53置置数数加法加法计数计数保保持持减法减法计数计数54双时钟方式双时钟方式器件实例：器件实例：74LS193（采用（采用T触发器，即触发器，即T=1）双时钟同步十六双时钟同步十六进制加进制加/减计数器减计数器采用采用T触发器。触发器。4.移位计数器移位计数器移位计数器是一种特殊形式的计数器。移位计数器是一种特殊形式的计数器。它是在移位寄存器的基础上它是在移位寄存器的基础上增加反馈电路增加
25、反馈电路构成构成的。的。常用的移位计数器有常用的移位计数器有环形计数器和扭环形计数环形计数器和扭环形计数器器。56(1)环形计数器环形计数器原理：直观法分析原理：直观法分析 用电路的不同状态表示用电路的不同状态表示CPCP的数目。的数目。存在问题：存在问题：不能自启动。不能自启动。有效状态只有有效状态只有1位，不需要译码。位，不需要译码。解决自启动的方法解决自启动的方法方法方法1：修改输出与输入之间的反馈逻辑，使电路修改输出与输入之间的反馈逻辑，使电路具有自启动能力。具有自启动能力。方法方法2：当电路进入无效状态时，利用触发器的异当电路进入无效状态时，利用触发器的异步置步置 位、复位端，把电路
26、置成有效状态。位、复位端，把电路置成有效状态。58修改反馈逻辑，构成修改反馈逻辑，构成能自启动能自启动的环形计数器。的环形计数器。D0=Q0+Q1+Q2优点：优点：电路结构简单，电路结构简单，不需译码电路不需译码电路缺点：缺点：触发器利用率低，触发器利用率低，n n个触发器只有个触发器只有n n个个 有效状态（有效状态（22n n）(2)扭环形计数器扭环形计数器扭环形计数器一方面保持移位寄存器的特点，扭环形计数器一方面保持移位寄存器的特点，另一方面又能提高触发器的利用率。另一方面又能提高触发器的利用率。它是将末级的它是将末级的反相输出端反相输出端反馈到第一级的输入反馈到第一级的输入端。端。60
27、 不改变移位寄存器不改变移位寄存器的内部结构，提高电的内部结构，提高电路状态的利用率。路状态的利用率。原理：原理：直观分析法可直观分析法可得其状态转换图。得其状态转换图。存在问题：存在问题：不能自启动。不能自启动。能自启动能自启动的扭环形计数器（修改反馈逻辑）的扭环形计数器（修改反馈逻辑）优点：优点：(1)(1)n n个触发器有个触发器有2n2n个有效状态，利用率个有效状态，利用率提高一倍。提高一倍。(2)(2)译码无译码无竞争冒险，（因为只竞争冒险，（因为只有一位变化）。有一位变化）。0123123DQ QQQ QQ5.常用中规模集成计数器常用中规模集成计数器（1）中规模同步十进制计数器）中
28、规模同步十进制计数器CT7416074160功能分析功能分析CR为清零端，为清零端，低电平有效，低电平有效，异步清零异步清零。LD为预置端，低电平有效。为预置端，低电平有效。在在CP的上升沿进行预置。的上升沿进行预置。同步预置同步预置 Q Qi=Di。64CTP和和CTT同时为同时为1时，在时，在CP的上升沿的上升沿进行计数。进行计数。CTP和和CTT不同时为不同时为1时，电路保持。时，电路保持。CO=CTTQ Q3Q Q06566同步十进计数器同步十进计数器 CT74160 功能表功能表PCTTCTCR异步清零异步清零同步预置同步预置要求根据功能表，看出电路的逻辑功能、要求根据功能表，看出电
29、路的逻辑功能、功能端的有效电平、异步功能端的有效电平、异步/同步作用端。同步作用端。74160逻辑符号逻辑符号预置端预置端低电平有效低电平有效清零端清零端低电平有效低电平有效计数控制端计数控制端高电平有效高电平有效计数脉冲计数脉冲上升沿计数上升沿计数预置数输入端预置数输入端状态输出端状态输出端进位输出端进位输出端67（2）集成异步二）集成异步二-五五-十进制加法计数器进制加法计数器CT74LS290()aFF0 T触发器构成二进制计数器，时钟为触发器构成二进制计数器，时钟为CP0FF1,FF2,FF3 构成五进制计数器，时钟为构成五进制计数器，时钟为CP1000001010011100Q3Q2
30、Q1二进制计数器二进制计数器五进制计数器五进制计数器69CP Q3 Q2 Q1 Q00 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 0 0 0 0 十进制加法计数器状态表十进制加法计数器状态表8421码码高高位位端端低低位位端端70十进制加法计数器状态表十进制加法计数器状态表5421码码高高位位端端低低位位端端CP Q0 Q3 Q2 Q1 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0
31、5 1 0 0 0 6 1 0 0 1 7 1 0 1 0 8 1 0 1 1 9 1 1 0 0 10 0 0 0 0 71()a异步异步置置 9具有异步置具有异步置9与异步清与异步清0的功能。的功能。异步异步清清 072CT74LS290功能：功能：直接清直接清0、直接置、直接置9、计数、计数R0(1)R0(2)S9(1)S9(2)Q0 Q1 Q2 Q3 1 1 0 1 1 0 1 1 0 0 0 00 0 0 01 0 0 1 0 0 0 0 0 0 0 0 计计 数数 73（2）集成异步二）集成异步二-五五-十进制加法计数器进制加法计数器CT74LS290()aCP0 与与Q0构成二进
32、制构成二进制;CP1 和和 Q3Q2Q1构成五进制构成五进制;连接连接Q0与与CP1,由由 CP0 和和 Q3Q2Q1Q0构成构成8421码十进制码十进制;连接连接Q3与与CP0,由由CP1 和和 Q0Q3Q2Q1构成构成5421码十进制码十进制.74（3）中规模）中规模4位同步二进制加法计数器位同步二进制加法计数器CC451675CC4516功能表功能表CPCRLD工作状态工作状态X1XX X置置 0（异步）（异步）X01X X预置数预置数（异步）（异步）X001X保持保持0001加计数加计数0000减计数减计数CIDU/76（4）中规模）中规模4位同步二进制加法计数器位同步二进制加法计数器
33、CT74161工作状态工作状态X0XXX置置 0（异步）（异步）10XX预置数预置数（同步）（同步）X1101保持保持X11X0保持（保持（CO=0）1111计数计数PTCPCR LDCTCTCT7416174161（16进制）除进制）除了进制与了进制与74160（10进制）不同之外，其进制）不同之外，其他功能与他功能与74160相同。相同。6.任意进制计数器的设计任意进制计数器的设计任意进制计数器的构成方法任意进制计数器的构成方法为降低成本，计数器的定型产品须有足够的批为降低成本，计数器的定型产品须有足够的批量，故常见的定型产品有：量，故常见的定型产品有：十进制、十六进制十进制、十六进制（4
34、位二进制）、位二进制）、7位二进制、位二进制、12位二进制、位二进制、14位二进制等。位二进制等。若需其它进制计数器，可在此基若需其它进制计数器，可在此基础上进行设计。础上进行设计。若已有若已有N进制计数器芯片，需进制计数器芯片，需M进制计数器，分进制计数器，分两种情况：两种情况：(1)M N:视情况需用多片视情况需用多片N进制计数器。进制计数器。79用一片用一片N N进制计数器实现进制计数器实现N N以内任意进制计数器，以内任意进制计数器，想办法想办法跳过跳过N-MN-M个状态个状态。有两种设计方法有两种设计方法:清零法（复位法）清零法（复位法）（反馈归零法）：（反馈归零法）：适用于有清零端
35、的计数器适用于有清零端的计数器.置数法（置位法）置数法（置位法）:适用于有预置数功能的计数器适用于有预置数功能的计数器.MN的情况的情况80原理：原理：跳过跳过N-M个个状态状态特点：特点：从从S0（全全0）开始，达到）开始，达到SM状态时，回到状态时，回到S0。对于对于 异步清零端来说，异步清零端来说，SM为瞬态为瞬态方法：方法：写出模写出模M的二进制代码；的二进制代码；写出反馈逻辑写出反馈逻辑CR的表达式；的表达式；即即M中所有为中所有为1的的Q端相与；端相与；画连线图画连线图1）反馈归零法）反馈归零法利用异步清零端利用异步清零端81（1）M N的情况的情况有四种设计方法有四种设计方法:串
36、行进位方式串行进位方式并行进位方式并行进位方式整体清零方式整体清零方式整体置数方式整体置数方式适合于适合于M=N1 N2的情况的情况适合于所有情况适合于所有情况串行进位和并行进位方式串行进位和并行进位方式 若若M可分解为可分解为M=N1 N2，可用串行进位或并行进位方式，可用串行进位或并行进位方式将将N1进制和进制和N2进制的计数器连接起来。进制的计数器连接起来。(1)串行进位方式：串行进位方式：低位片的进位输出信号作为高位片的时钟输入。低位片的进位输出信号作为高位片的时钟输入。(2)并行进位方式并行进位方式:低位片的进位输出信号作为高位片的工作状态控制信号低位片的进位输出信号作为高位片的工作
37、状态控制信号（使能），两片的时钟输入端同时接输入信号。（使能），两片的时钟输入端同时接输入信号。89例例:用两片用两片7416074160接成百进制计数器。接成百进制计数器。M=100,NM=100,N1 1=N=N2 2=10,=10,即用两片即用两片7416074160进行级联。进行级联。解法解法1 1：同步级联（并行进位方式）：同步级联（并行进位方式）片片(I)记到记到9 9时时COCO端输出为端输出为1 1，下一个脉冲片，下一个脉冲片(II)为计为计数状态记入数状态记入1 1，片，片(I)返回返回0 0。片。片(I)始终计数总有效。始终计数总有效。90解法解法2：异步级联（串行进位方式
38、）：异步级联（串行进位方式）两片的两片的CTP、CTT都为都为1，均为计数状态，片，均为计数状态，片(I)记记到到9时的时的CO端输出为端输出为1，片，片(II)的的CP为低，下一个为低，下一个脉冲到达后，片脉冲到达后，片(I)返回返回0，CO端产生上升沿，片端产生上升沿，片(II)计入计入1。91注意：注意：CO的特点的特点:(1)1001时，时，CO1，进位应发生进位应发生在下降沿，异步时加反相器；在下降沿，异步时加反相器；(2)若是可逆计数器若是可逆计数器C/B，做加法时，计到最大数时做加法时，计到最大数时CO1，做减法时，做减法时，计到全零时计到全零时BO1。92当所设计计数器当所设计
39、计数器MM不是素数时，不是素数时，M=NM=N1 1 N N2 2,并且并且N N1 1、N N2 2都小于都小于N N时，则可采用级联法构成时，则可采用级联法构成MM进进制计数器。制计数器。例：用两片例：用两片74160构成构成M24进制计数器进制计数器解：解：M N N1 1N N2 26 64 4 采用异步连接方式采用异步连接方式两片计数器的状态转换图？两片计数器的状态转换图？93当所设计计数器当所设计计数器M是素数时，是素数时，M不能分解成不能分解成N1 N2形式，并且形式，并且MN的情况的情况（1）将）将2片片N进制计数器通过级联构成进制计数器通过级联构成N N进制计数器，进制计数器
40、，并且假定并且假定MN N。（2）通过整体清零或整体预置法，采用与）通过整体清零或整体预置法，采用与MN情况相同情况相同的方法构成的方法构成M进制计数器。进制计数器。94例例:用两片用两片74160接成接成29进制计数器进制计数器由于由于29是素数，所以采用整体清零法或整体预是素数，所以采用整体清零法或整体预置法。置法。解：解：方法方法1：整体清零法：整体清零法1、用并行进位方式接成、用并行进位方式接成100进制；进制；2、M29的的BCD码码(0010)十位十位，(1001)个位个位3、CR=Q1 Q3Q0；4、连线图。、连线图。M29的的BCD码码(0010)十位十位，(1001)个位个位
41、注意：注意：片片(II)不出现不出现1001状态，状态，CO无进位输出，门无进位输出，门G1输输出脉冲极窄，不适合作进位信号。出脉冲极窄，不适合作进位信号。进位由进位由28译码输出。译码输出。整体简化状态转换图整体简化状态转换图01226272829过渡状态过渡状态97片片1状态转换状态转换片片2状态转换图状态转换图000010011001000010000000101090000000000010001001000100000000000101001过渡状态过渡状态方法方法2：整体置数法：整体置数法译译28，如置零。，如置零。LD0。工作可靠工作可靠，进位信号可直接从门，进位信号可直接从门G
42、引出。引出。片片1状态转换状态转换片片2状态转换图状态转换图00001001100100001000000010900000000000100010010001000000000无过渡状态无过渡状态例例6-4 用两片用两片74290构成构成56进制计数器进制计数器 用整体置零法构成用整体置零法构成56进制计数器的外部连接图进制计数器的外部连接图缺点：缺点：采用异步作用端设计电路都存在采用异步作用端设计电路都存在可靠性差的问题。可靠性差的问题。101:增加基本增加基本RS触发器触发器使经译码后送使经译码后送R0(1)R0(2)的清零信号保持半个的清零信号保持半个CP周期周期(高电平期间）高电平期
43、间）,从而可靠清零。从而可靠清零。102利用利用CC4516为可预置的为可预置的4位二进制可逆计数器位二进制可逆计数器的特点，可以构成可编程分频器。的特点，可以构成可编程分频器。图中图中CC4516接成减法电路，借位输出端经反相接成减法电路，借位输出端经反相器反馈到异步置数控制端器反馈到异步置数控制端LD，当当LD变为高电变为高电平时，把预置数据平时，把预置数据N=D3D2D1D0送入计数器，预送入计数器，预置数不同，则分频系数不同。置数不同，则分频系数不同。输出信号的频率为输出信号的频率为fO，则，则fOfi/N 103两级可编程分频器两级可编程分频器 1046.3.3 顺序脉冲发生器顺序脉
44、冲发生器在计算机和控制系统中，常常要求系统的某些在计算机和控制系统中，常常要求系统的某些操作按时间顺序分时工作，因此需要产生一个操作按时间顺序分时工作，因此需要产生一个节拍控制脉冲，以协调各部分的工作。这种能节拍控制脉冲，以协调各部分的工作。这种能产生节拍脉冲的电路叫做产生节拍脉冲的电路叫做节拍脉冲发生器节拍脉冲发生器，又，又称称顺序脉冲发生器顺序脉冲发生器(脉冲分配器脉冲分配器)。顺序脉冲发生器可以分为顺序脉冲发生器可以分为计数器型和移位寄存计数器型和移位寄存器型两种器型两种。1051.计数器型计数器型该电路由计数器和译码器构成。该电路由计数器和译码器构成。n个触发器构个触发器构成的计数器有
45、成的计数器有2n个状态。在时钟脉冲作用下，个状态。在时钟脉冲作用下，计数器不断改变状态，经译码后在计数器不断改变状态，经译码后在2n个输出端个输出端上每一时刻只有相应的一条输出线上出现高电上每一时刻只有相应的一条输出线上出现高电平平(或低电平或低电平)，其他输出线上均出现低电平，其他输出线上均出现低电平(或或高电平高电平)。由于各触发器本由于各触发器本身的延迟时间不身的延迟时间不同，所带负载不同，所带负载不同，各触发器翻同，各触发器翻转时刻不可能完转时刻不可能完全一致。全一致。因此采用同步计因此采用同步计数器也有可能出数器也有可能出现干扰脉冲。现干扰脉冲。1072.移位寄存器型顺序脉冲发生器移
46、位寄存器型顺序脉冲发生器 为了避免在译码过程中为了避免在译码过程中出现干扰脉冲，可采用出现干扰脉冲，可采用环形计数器和扭环形计环形计数器和扭环形计数器构成顺序脉冲发生数器构成顺序脉冲发生器。器。扭环形计数器构成的顺序脉冲发生器的逻辑电扭环形计数器构成的顺序脉冲发生器的逻辑电路图。路图。优点：优点：没有竞争冒险没有竞争冒险译码有译码有2个输入端个输入端,其规其规律是律是“全全0全全1译两头，译两头，相邻相邻0、1译出端译出端”。1096.3.4 序列脉冲发生器序列脉冲发生器在数字信号的传输和数字系统的测试中，有时在数字信号的传输和数字系统的测试中，有时需要用到一组特定的串行数字信号，通常把这需要
47、用到一组特定的串行数字信号，通常把这种串行数字信号叫做种串行数字信号叫做序列信号序列信号。产生序列信号。产生序列信号的电路称为的电路称为序列信号序列信号/脉冲发生器脉冲发生器。序列信号发生器的构成方法有多种。序列信号发生器的构成方法有多种。1）用计数器和数据选择器组成。）用计数器和数据选择器组成。2）用计数器加输出电路。）用计数器加输出电路。1101）用计数器和数据选择器组成序列脉冲发生器）用计数器和数据选择器组成序列脉冲发生器 四位二进制计数器四位二进制计数器161构成模构成模8计数器；计数器；8选选l数据选数据选择器择器151构成组合输出网络；构成组合输出网络；JK触发器触发器7472起输
48、出起输出缓冲作用。缓冲作用。输出序列：输出序列：10110010 2）用计数器和输出电路数据选择器）用计数器和输出电路数据选择器组成序列脉冲发生器组成序列脉冲发生器输出序列：输出序列：10001000和和11011101112Q QF 2213QQ QF 输出表达式输出表达式三个三个T触发器构成触发器构成3位二进位二进制异步计数器。制异步计数器。112 6.4 时序逻辑电路的设计时序逻辑电路的设计时序电路设计是时序逻辑电路分析的逆过程。时序电路设计是时序逻辑电路分析的逆过程。设计任务：设计任务：根据给出的逻辑问题（命题要求），根据给出的逻辑问题（命题要求），设计出能设计出能实现逻辑要求的时序电
49、路，画出逻辑图。实现逻辑要求的时序电路，画出逻辑图。设计流程设计流程1、确定输入变量、确定输入变量、输出变量、及电路输出变量、及电路的状态数。的状态数。定义输入、输出状定义输入、输出状态及电路状态含义态及电路状态含义.画原始状态转换图画原始状态转换图(表表)2、合并等价状态、合并等价状态,进行进行状态化简状态化简，求出最简状，求出最简状态转换图态转换图(表表)。3、确定触发器数目确定触发器数目n,进进行行状态编码状态编码(状态分配状态分配)。2n-1M2n4、确定触发器确定触发器类型类型,求状态方程、求状态方程、输出方程与驱动输出方程与驱动方程方程。5.画逻辑电路图画逻辑电路图。6.检查电路能
50、否自检查电路能否自启动启动。等价状态等价状态:若两个状态在输入相同时输出相同若两个状态在输入相同时输出相同,次态也相同次态也相同,称其为等价状态称其为等价状态.例例6-6：用用JK触发器设计一个带进位输出的触发器设计一个带进位输出的同步六进制计数器同步六进制计数器 1.画状态转换图画状态转换图2.进行状态化简进行状态化简 已经是最简已经是最简3.进行状态编码进行状态编码 由于由于226N及及MN两种情况，有清零法及置数法，级联时可采用两种情况，有清零法及置数法，级联时可采用串行进位及并行进位两种方式）串行进位及并行进位两种方式）139本章小结本章小结4.小规模时序电路的设计方法小规模时序电路的
