1、1第第11章章 触发器及时序逻辑电路触发器及时序逻辑电路龚淑秋龚淑秋 制作制作2第第11章章 触发器及时序逻辑电路触发器及时序逻辑电路11.1 RS触发器触发器11.2 JK触发器触发器11.3 D触发器触发器11.4 触发器功能的转换触发器功能的转换11.5 寄存器寄存器11.6 计数器计数器11.7 集成计数器集成计数器3学完本章应掌握以下问题：学完本章应掌握以下问题：逻辑符号逻辑符号RDSDCQQKJ1.触发器的输出随输入如何变化？触发器的输出随输入如何变化？2.触发器的输出在何时变化？触发器的输出在何时变化？3.触发器的初始状态如何设定？触发器的初始状态如何设定？牢记牢记 R-SR-S
2、、JKJK 、D D 及及T T 和和T T 触发器触发器的真值表。的真值表。上升沿触发还是下降沿触发？上升沿触发还是下降沿触发？直接置位端和直接复位端。直接置位端和直接复位端。不需要掌握触发器的内部电路结构和原理。不需要掌握触发器的内部电路结构和原理。4概述概述触发器的功能：触发器的功能：形象地说，形象地说，它具有它具有“一触即发一触即发”的功能。的功能。在输入信号的作用下，它能够从一种稳态在输入信号的作用下，它能够从一种稳态(0 或或 1)转转变到另一种稳态变到另一种稳态(1 或或 0)。触发器的特点：触发器的特点：有记忆功能的逻辑部件。输出状态不只与现时有记忆功能的逻辑部件。输出状态不只
3、与现时的输入有关，还与原来的输出状态有关。的输入有关，还与原来的输出状态有关。触发器的分类：触发器的分类：按功能分：按功能分：有有RS 触发器、触发器、D 型触发器、型触发器、JK触发器、触发器、T 型等；型等；按触发方式划分：按触发方式划分：有电平触发方式、主从有电平触发方式、主从触发方式和边沿触发方式触发方式和边沿触发方式。5RDSDCQQKJ常用常用“专业术语专业术语”介绍介绍数据锁定：数据锁定：触发器的输出状态固定不变，触发器的输出状态固定不变，这就称作这就称作“数据锁定数据锁定”。它相。它相当于当于“保持保持”功能。功能。清零：清零：使使 RD=0，输出端，输出端Q置置0 预置：预置
4、：使使 SD=0，输出端，输出端Q置置1。6两个输入端两个输入端 11.1 RS触发器触发器&G1&G2QQDRDS反馈反馈两个输出端两个输出端一、基本一、基本 RS 触发器（触发器（与非门与非门构成）构成）反馈反馈正是由于正是由于引入反馈，引入反馈，才使电路才使电路具有具有记忆功能记忆功能!输入有输入有4 种情况：种情况：输出输出Q和和Q互为相反逻辑互为相反逻辑所以只有两种状态：所以只有两种状态：“0”态态Q=0Q=1“1”态态Q=1Q=0#0 01 11 00 1R RD D S SD D1.电路结构电路结构7输入输入RD=0,SD=1时时若原状态为若原状态为“0”态：态：11001010
5、输出仍保持输出仍保持“0”态：态：&a&bQQDRDS若原态为若原态为“1”态：态：01111010输出变为输出变为“0”态态：置置“0”！&a&bQQDRDSQ=0Q=1Q=0Q=1Q=0Q=1Q=1Q=0#11.1见仿真分析见仿真分析2.工作原理工作原理8输入输入RD=1,SD=0时时若原状态：若原状态：10 QQ10101001输出变为：输出变为：01 QQ&a&bQQDRDS若原状态：若原状态：01 QQ00110101输出保持：输出保持：01 QQ&a&bQQDRDS置置“1”！11.12.工作原理工作原理9输入输入RD=1,SD=1时时若原状态：若原状态：10111001输出保持原
6、状态：输出保持原状态：01 QQ01 QQ若原状态：若原状态：10 QQ01110110输出保持原状态：输出保持原状态：10 QQ&a&bQQDRDS&a&bQQDRDS保持！保持！11.12.工作原理工作原理10输入输入RD=0,SD=0时时0011输出：全是输出：全是1注意：注意：当当RD、SD同时由同时由0变为变为1时，时，翻转快的门输出变为翻转快的门输出变为0，另一个不，另一个不得翻转。因此，得翻转。因此，该状态为不定状该状态为不定状态态。&a&bQQDRDS3.基本触发器的功能表基本触发器的功能表复位端复位端置位端置位端QDRDSQ逻辑符号逻辑符号 QQ保持原状态保持原状态0 11
7、0不定状态不定状态1 10 11 00 0RD SD11.12.工作原理工作原理4.逻辑符号逻辑符号116.状态转换图状态转换图01SDRD=01SDRD=10SDRD=X1SDRD=1X7.时序图（初态时序图（初态0）初态初态0SDRDQQ不定不定不定状态出现在不定状态出现在：两个输：两个输入入有效后有效后同时同时变为变为无效无效5.特性方程特性方程（约束条件）或011DDDDnDDnRSRSQRSQ100XX11000011110SDRDQn01QnSDRD真值表真值表(特性表特性表)XX1100010 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Qn+1置
8、置1 保持保持置置0t0t1t2t3t4t5不定不定&QQSDRD电路电路结构结构121.电路结构和逻辑符号电路结构和逻辑符号QQSDRD 1 1QQSDRD2.工作原理和功能的表示方法工作原理和功能的表示方法（1）特性表）特性表QnSDRD010011XX0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Qn+1保持保持置置0置置1不确定不确定功能功能（约束条件）01DDnDDnRSQRSQ（2）特性方程）特性方程0X1010X100011110SDRDQn01一、基本一、基本 RS 触发器（触发器（或非门或非门构成）构成）13（3）状态转换图）状态转换图01S
9、DRD=10SDRD=01SDRD=X0SDRD=0X 1 1QQSDRD（4）时序图（初态）时序图（初态0）SDRDQQ（1）特性表）特性表QnSDRD010011XX0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Qn+1保持保持置置0置置1不确定不确定功能功能t0t1t2t4t5初态初态014QQRDSDabRDSD二、同步二、同步RS RS 触发器触发器cdRSCP“同步同步”的含义：的含义：RS 触发器的动作与时钟触发器的动作与时钟CP同步同步。直接清零端直接清零端直接置位端直接置位端输出端输出端输入端输入端 11.1 RS触发器触发器直接清零端直接清
10、零端置位端的处理置位端的处理平时常平时常为为 1平时常平时常为为 111.1RDSDRSCQQ1.电路结构电路结构15CP=0时时011触发器保持原态触发器保持原态CP=1时时&a&bQQDRDS&c&dRSCP111RS&a&bQQDRDS&c&dRSCP1111.12.工作原理工作原理163.3.同步同步RS RS 触发器的功能表触发器的功能表CP R S Q 0 保持保持 1 0 0 保持保持 1 0 1 1 0 1 1 0 0 1 1 1 1 不确定不确定 Q3.简化的功能表简化的功能表R S Qn+1 0 0 Qn 0 1 1 1 0 0 1 1 不不 确确 定定 Qn+1 为新状态
11、，为新状态，Qn 为原状态为原状态4.逻逻辑辑符符号号RDSDRSCQQ总结：总结：基本触发器的功能表基本触发器的功能表 QQ保持原状态保持原状态0 11 0不定状态不定状态1 10 11 00 0RD SD11.1175.时序图（时序图（初态初态0）不定状态出现在：不定状态出现在：（1）时钟有效（时钟有效（CP=1）时，两个输入有效后同时转换为无效；）时，两个输入有效后同时转换为无效；（2）两个输入有效，时钟由有效转换为无效。两个输入有效，时钟由有效转换为无效。CPSRQQ保持保持t11）CP=0时时 保持保持2）CP=1时时 基本基本RSt2t3置置1t4保持保持t5置置0t6同时消失保持
12、保持t7t8置0缺点缺点：存在约束条件：存在约束条件18三、主从三、主从RS触发器（触发器（脉冲触发脉冲触发）G5 G6G1 G2G7 主触发器 G8Qm QmG3 从触发器 G4&Q Q&1S R CPCPG9(a)逻辑电路&2.工作原理工作原理 （1）接收输入信号过程）接收输入信号过程 CP=1期间：期间：主触发器控制门主触发器控制门G7、G8打开，打开，接收输入信号接收输入信号R、S，有：，有：此时，从触发器控制门此时，从触发器控制门G3、G4封锁，其状态保持不变。封锁，其状态保持不变。01RSQRSQnmnm 11.1 RS触发器触发器1.电路结构电路结构19G5 G6G1 G2G7
13、主触发器 G8Qm QmG3 从触发器 G4&Q Q&1S R CPCPG9&（2）输出信号过程）输出信号过程 CP下降沿（下降沿（CP=0）到来时：）到来时：主触发器控制门主触发器控制门G7、G8封锁，封锁，在在CP=1期间接收的内容被存储期间接收的内容被存储起来。起来。01RSQRSQnn注意：注意：特性表与特性表与P231表表11-2相同，相同，只是只是CP下降沿下降沿到来时有效！到来时有效！3.特性特性方程方程:同时，从触发器控制门同时，从触发器控制门G3、G4被打开，主触发器将其接收被打开，主触发器将其接收的内容送入从触发器，输出端随的内容送入从触发器，输出端随之改变状态。之改变状态
14、。注意：在注意：在CP=0期间，由于主期间，由于主触发器保持状态不变，因此受其触发器保持状态不变，因此受其控制的从触发器的状态也即控制的从触发器的状态也即Q、Q的值当然不可能改变。的值当然不可能改变。20 Q Q S R S CP R Q Q(b)曾用符号 1S 1R S CP R Q Q(c)国标符号 CP C1 3.逻辑符号逻辑符号4.电路特点电路特点 主从主从SR触发器采用主从控触发器采用主从控制结构，从根本上解决了输制结构，从根本上解决了输入信号直接控制的问题，具入信号直接控制的问题，具有有CP1期间接收输入信号，期间接收输入信号，CP下降沿到来时触发翻转的下降沿到来时触发翻转的特点。
15、特点。注意注意：（：（1）触发翻仍然存触发翻仍然存在着约束（在着约束（RS=0）问题，即）问题，即在在CP1期间，输入信号期间，输入信号R和和S不能同时为不能同时为1。（2）从触发从触发器可以解决空翻！器可以解决空翻！5.特性表特性表 P231 例例.111（P233）题题.114（P260）2111.2.1 11.2.1 主从主从JKJK触发器触发器一、电路一、电路结构结构和逻辑和逻辑符号符号主触发器主触发器从触发器从触发器CPJK1J1KC1QQ主从主从JK触发器触发器11.2 11.2 主从触发器主从触发器22二、二、工作工作原理原理CP=1CP=1时，时，主触发器主触发器接接收输收输入
16、入J J、K K信号，从信号，从触发器被封锁，输出触发器被封锁，输出状态状态保持原从触发器保持原从触发器状态不变。状态不变。1011保持保持0111保持保持（1）真值表真值表(CP=1)保持保持置置0置置1不定不定Qn01x0 00 11 01 1功能功能Qn+1J(S)K(R)即：即：CP=1期间，由于期间，由于输出反馈到输出反馈到输入端，输入输入端，输入JK的改变不会单独影响的改变不会单独影响Q主主的值（由的值（由J和和Q,K和和Q一起决定，克一起决定，克服了主触发器的服了主触发器的不定不定）。又因为从触发）。又因为从触发器被封锁，整个触发器保持原态不变器被封锁，整个触发器保持原态不变Qn
17、+1=Qn。11.2.1 11.2.1 主从主从JKJK触发器触发器23 CP=0CP=0时，主触发器被时，主触发器被封锁，保持不变；封锁，保持不变；从触发从触发器接收主触发器的状态送器接收主触发器的状态送往输出端。往输出端。可以看出可以看出，主从，主从JKJK触发器的变化发生在触发器的变化发生在CPCP下降沿时刻下降沿时刻01 即：即：CP=1期间，无论期间，无论JK如何，因为从触发器被封锁，输如何，因为从触发器被封锁，输入入JK的改变不会影响主从的改变不会影响主从JK触发器触发器Q,Q的输出，整个触发器的输出，整个触发器保持原态不变保持原态不变Qn+1=Qn（主触发器的（主触发器的翻转翻转
18、不会影响到整个触发不会影响到整个触发器器-克服空翻现象克服空翻现象）主从主从JKJK触发器存在的问题触发器存在的问题一次翻转现象一次翻转现象11.2.1 11.2.1 主从主从JKJK触发器触发器24三、三、功能描述功能描述1.状态真值表状态真值表J KJ KQ Qn+1n+10 00 0Q Qn n0 10 10 01 01 01 11 11 1Q Qn n简化真值表简化真值表（CP下降沿下降沿）01J=0J=0K=K=J=J=K=0K=0J=J=,K=1,K=1J=1,K=J=1,K=2.状态转移表状态转移表CPQKQJQnn)(1n11.2.1 11.2.1 主从主从JKJK触发器触发器
19、25CPJKQ3.波形图波形图主从主从JKJK触发器工作过程分两步：触发器工作过程分两步：CP=1CP=1时，主触发器接收输入信号，从触发器被封锁而时，主触发器接收输入信号，从触发器被封锁而保持不变保持不变；CPCP由由“1”1”变变“0”0”时，主触发器被封锁，从触发器接收主触发器的时，主触发器被封锁，从触发器接收主触发器的状态，触发器的状态状态，触发器的状态发生相应变化发生相应变化，CPCP0 0期间，触发器状态保持。期间，触发器状态保持。而输出状态如何变化，是由时钟而输出状态如何变化，是由时钟CPCP下降沿到来前一瞬间下降沿到来前一瞬间的的J J、K K值按值按JKJK触发器的特征方程来
20、决定。触发器的特征方程来决定。设初态设初态Q=0Q=0Q和和Q的变化的变化仅仅发生在发生在CP的下降沿的下降沿。脉冲触发方式脉冲触发方式（克服了空翻现象）（克服了空翻现象）11.2.1 11.2.1 主从主从JKJK触发器触发器26 2.CP=1 2.CP=1时，时，J J、K K输入信号发生了变化：输入信号发生了变化：若若CPCP下降沿前下降沿前Q=0Q=0，只要只要CP=1CP=1期间出现过期间出现过J J1 1，则，则CPCP下下降沿时降沿时Q Q1 1，否则，否则Q Q0 0。若若CPCP下降沿前下降沿前Q=1Q=1，只要，只要CP=1CP=1期间出现过期间出现过K K1 1，则，则C
21、PCP下下降沿时降沿时Q Q0 0，否则，否则Q Q1 1。四、小结：主从四、小结：主从JKJK触发器触发器波形图的画法波形图的画法 1.CP=1 1.CP=1时，时，J J、K K输入信号没有发生变化：输出状态输入信号没有发生变化：输出状态Q Q由由CPCP下降沿到来前一瞬间下降沿到来前一瞬间的的J J、K K值按值按JKJK触发器的特征方程来决定。触发器的特征方程来决定。设初态设初态Q=0Q=0 Q Q CPCP J J K K12311.2.1 11.2.1 主从主从JKJK触发器触发器27设初态设初态Q=0Q=0练习：主从练习：主从JKJK触发器，试画出触发器，试画出Q Q的波形图。的
22、波形图。初态初态0置置1翻转翻转置置1翻转翻转保持保持011.2.1 11.2.1 主从主从JKJK触发器触发器28 1&1&QQJCPKJCPKQQ1J1KC1CPQKQJQnnn)(.1特性：二三三.时序图（时序图（在在CP=CP 时刻按照时刻按照JK特性画出特性画出FF的次态的次态）QCPJK初态初态0保持保持0翻转翻转保持保持1翻转翻转保保111.2.2 11.2.2 边沿边沿JKJK触发器触发器一、电路一、电路结构结构和逻辑和逻辑符号符号29四四.集成边沿集成边沿JK触发器触发器(7479和和74109）（1）逻辑符号）逻辑符号JCPK1Q1Q1J1K1CSDRD1R1SJCPK2Q
23、2Q2J2K2CSDRD2R2S异步置异步置0异步置异步置1保持保持置置0置置1翻转翻转01Qn01QnX X XX X X 0 0 0 1 1 0 1 10 11 01 11 11 11 1功能功能Qn+1CP J KRD SD（2）功能表）功能表（3）例题（）例题（P235）例）例11-2、11-33013.3 边沿边沿D型触发器型触发器 1.电路结构和逻辑符号电路结构和逻辑符号&QQSDRDCPD1D2CP1Q1Q1CSDRD1R1S&D1D2CPDQn 1.3 特性方程：4.时序图（时序图（1）（初态）（初态=0）CPD维持阻塞维持阻塞Q锁存器锁存器Q2.功能表功能表异步置异步置0异步
24、置异步置1置置0置置10101X X X X 0 10 11 01 11 1功能功能Qn+1CP DRD SD31CP1Q1Q1CSDRD1R1S&D1D2CPQDRD4.时序图（时序图（2）（初态）（初态=0）32一、一、T 触发器触发器功能：功能：每来一个脉冲，输出状态每来一个脉冲，输出状态翻转一次，也叫计数器翻转一次，也叫计数器QQRSCCPQQT 0 1 nQnQ1 nQ功能表功能表RDSDCQQT逻辑符号逻辑符号:二、二、T 触发器触发器CPQTT 触发器的触发器的时序波形时序波形T 和和T触发器触发器33复位端复位端置位端置位端QDRDSQRDSDRSCQQ QQ保持原状态保持原状
25、态0 11 0不定状态不定状态1 10 11 00 0RD SD简化的功能表简化的功能表R S Qn+1 0 0 Qn 0 1 1 1 0 0 1 1 不不 确确 定定 1.基本基本 RS 触发器触发器2.2.同步同步RS RS 触发器触发器34逻辑符号逻辑符号RDSDCQQKJJ K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 nQ功能表功能表D Qn+1 0 0 1 1 RDSDDCQQ4.D4.D触发器触发器3.JK3.JK触发器触发器355.T 5.T 触发器触发器6.T 6.T 触发器触发器QQKJCPTnnnQTQTQ1QQKJCP1nnQQ1T为为0时，保持；时，保持
26、；T为为1时，状态翻转时，状态翻转计数功能计数功能7.D 7.D 触发器触发器QQKJCPD1DQn13611.4.1 转换方法转换方法组组合合逻逻辑辑已已有有的的FFQQ输输入入CP11.4.2 用用JK_FF转换转换1.JK_FF到到D_FF的转换的转换组组合合逻逻辑辑QQDCPJKDKDJQDQDDQDQKQJQJKnnnnnn;:11转换已有CP1Q1Q1J1K1CSDRD1R1S1DCPDQn 111.4 触发器功能的转换触发器功能的转换372.JK_FF到到T_FF和和T_FF的转换的转换CPQQKJFFTCPQTQTQTKJFFTnnnnn11:1:_)(:_CP1Q1Q1J1K
27、1CSDRD1R1STT_FFCP1Q1Q1J1K1CSDRD1R1S1T_FF38JK QQCPQ2JK QQCPQ1CP例例2：假设初始状态：假设初始状态 Q n=0，画出，画出Q1和和Q2 的波形图。的波形图。Q1Q2 看懂逻辑符号看懂逻辑符号；熟练使用功能表熟练使用功能表。3911.4.3 用用D_FF转换转换1.D_FF到到JK_FF的转换的转换组组合合逻逻辑辑QQJCPDKnnnnnnnnQKQJQKQJDQKQJQJKDQD11:转换已有QQJCPDK&1CPQKQJQnnn)(12.D_FF到到T_FF的转换的转换nnnnQDQQTDQD11:转换已有DQQCPCPQQnn 1
28、4011-1 对于基本对于基本RS 触发器，若输入波形如下，试分别画出原触发器，若输入波形如下，试分别画出原 态为态为0 和原态为和原态为1 对应时刻的对应时刻的Q 端和端和Q 端波形端波形tSDtRDQQ原态原态为为001原态原态为为1QQ104111-2 试分析图示逻辑电路的功能，说明它是什么类型的触发试分析图示逻辑电路的功能，说明它是什么类型的触发 器，画出它的逻辑符号。器，画出它的逻辑符号。QQDRDS11功能表功能表Qn+100不定不定1110不定不定QnQnRDSD0 00 00110110000 0011101110 00 011根据功能表，此为根据功能表，此为RS 触发器触发器
29、逻辑符号逻辑符号QDRDSQ#42Q#11-4 主从型主从型RS 触发器各输入信号如下图所示，试画出触发器各输入信号如下图所示，试画出 Q 端端 和和Q 端的波形。端的波形。RDCPSRQ4311-5 在下图所示输入信号激励下，试分别画出在下图所示输入信号激励下，试分别画出TTL主从型主从型 和和CMOS边沿型边沿型JK 触发器触发器Q 端的波形，（触发器原态为端的波形，（触发器原态为 0）CPJKTTL主从型主从型CMOS边沿型边沿型QQ#4411-6 在下图所示输入信号激励下，试画出在下图所示输入信号激励下，试画出D 触发器触发器Q 端的端的 波形，（触发器原态为波形，（触发器原态为 0）
30、。）。#CPDQ4511-7 两个触发器的特性表如下表所示，两个触发器的特性表如下表所示，试试 说明表中各项操作说明表中各项操作 的含义，并指出的含义，并指出它们各是什么类型的触发器。它们各是什么类型的触发器。输输 入入输输 出出CPDDRDSQn+1Qn+1 0 0 0 0 1 1 0 0 1 0 0 0 Qn Qn 1 0 0 1 0 1 1 0 1 1 1 1遇上升沿，遇上升沿，D=0 时，时，Qn+1=0遇上升沿，遇上升沿，D=1 时，时，Qn+1=1遇下降沿，遇下降沿，D 无论什么，无论什么，Qn+1不变不变无论其它输入如何无论其它输入如何,只要只要RD=1,Qn+1=0无论其它输入
31、如何无论其它输入如何,只要只要SD=1,Qn+1=1当当RD、SD 同时为同时为1,逻辑关系混乱逻辑关系混乱逻辑符号逻辑符号RDSDDCQQD触发器，上升沿触发，置位、复位端高电平有效触发器，上升沿触发，置位、复位端高电平有效4611-10 判断图示电路是什么功能的触发器，并写出其特性方程判断图示电路是什么功能的触发器，并写出其特性方程 1&1JKCPAQQAQAQ+AQAQAQn+10 0 0 1 1 0 1 1 Qn（J=K）+AQAQ00111001可以看出，输出总是与输入可以看出，输出总是与输入A 相同，显然是相同，显然是D 触发器触发器逻辑逻辑符号符号DCQQ#特性方程：特性方程：Q
32、n+1=A A4711-11 试画出试画出 Q1 与与Q2 端的波形。端的波形。从图中可看出：从图中可看出：D1=Q2，D2=Q1 RDABRQ1Q1DQ2Q2DRABQ1Q2004811.5 寄存器寄存器11.6 计数器计数器11.7 脉冲分配器脉冲分配器 时序逻辑电路时序逻辑电路时序电路的特点：时序电路的特点：具有记忆功能。具有记忆功能。时序电路的基本单元：时序电路的基本单元：触发器。触发器。49时序逻辑电路时序逻辑电路：当时的输出当时的输出由当时的由当时的输入输入与与电路的原来状态电路的原来状态决定决定结结 构构 特特 点点：由由组合逻辑电路组合逻辑电路和和存储电路存储电路构成构成存储电
33、路存储电路X0X1Xi-1Y0Y1Yj-1组合逻辑电路组合逻辑电路5011.5 11.5 寄存器和移位寄存器寄存器和移位寄存器 寄存器寄存器用于用于存放数据存放数据的器件的器件11.5.1 数据寄存器数据寄存器1.电路结构（电路结构（N=4）D3D2D1D0：并行数据输入：并行数据输入Q3Q2Q1Q0：并行数据输出：并行数据输出QDRDQDRDQDRDQDRDD3D2D1D0Q3Q2Q1Q0FF3FF2FF1FF0CPRD012301230123)2(;000001.2DDDDQQQQCPCPQQQQRD时，置数：当时，当）清除（复位）：（工作原理并入并出出方式）工作方式（数据输入输.3514
34、.数码寄存器示例数码寄存器示例1525.8位三态输出数码寄存器位三态输出数码寄存器T33745311.5.2 移位移位寄存器（寄存器（移存器移存器）1.电路结构（电路结构（N=4右移右移）DIR：右右移串行数据输入移串行数据输入DQRDQ3Q2Q1Q0FF3FF2FF1FF0CPRDDQRDDQRDDQRDDIR;000001.20123QQQQRD）复位：（工作原理CPQCPDQCPQCPDQCPQCPDQCPDCPDQnnnnnnIRn101021113212313)2(移位：CPDIRQ3Q2Q1Q010111011110103.工作方式工作方式（1）串入并出）串入并出串并转换（需要串并
35、转换（需要N个个CP周期）周期）（2）串入串出）串入串出延迟线（延迟线（N级级FF延迟延迟N个个CP周期）周期）10111011544.集成移位寄存器集成移位寄存器4位双向移位寄存器位双向移位寄存器74LS194(1).逻辑逻辑符号符号Q3 Q2 Q1 Q0D3 D2 D1 D0DIRDILS1S0CPRD74LS194S1S0:控制输入端控制输入端D3D2D1D0:并行数据输入端并行数据输入端Q3Q2Q1Q0:数据输出数据输出DIR:右移串行输入右移串行输入DIL:左移串行输入左移串行输入(2).功能表功能表复位复位保持保持右移右移左移左移并行输入并行输入X X0 00 11 01 1011
36、11功能功能S1 S0RD(3).工作工作方式方式 （1）串入并出）串入并出串并转换串并转换 （2）并入并出）并入并出数据预置数据预置 （3）并入串出）并入串出并串转换并串转换 （4）串入串出）串入串出延迟线延迟线55(4).扩展方法（扩展方法（了解了解）Q3 Q2 Q1 Q0D3 D2 D1 D0DIRDILS1S0CPRD74194（2）Q3 Q2 Q1 Q0D3 D2 D1 D0DIRDILS1S0CPRD74194（1）S1S0CPRDD7 D6 D5 D4Q7 Q6 Q5 Q4DIRDILQ3 Q2 Q1 Q0D3 D2 D1 D0(5).主要主要用途用途数据保存与移位数据保存与移位
37、并串与串并转换并串与串并转换移存型计数器移存型计数器计计算算机机A并并串串转转换换串串并并转转换换计计算算机机B并行数据并行数据串行数据串行数据并行数据并行数据传输传输5611.5 寄存器寄存器11.6 计数器计数器11.7 脉冲分配器脉冲分配器 时序逻辑电路时序逻辑电路作为重点！作为重点！57Q0Q1Q2CP11.6 计数器计数器一、计数器功能的分析一、计数器功能的分析Q2CPQ1Q0RDCP Q2 Q1 Q0对应十对应十进制数进制数状态转换表状态转换表波形图：波形图：0 0 0 0 0 1 0 0 1 1 2 0 1 0 2 3 0 1 1 3 4 1 0 0 4 5 1 0 1 5 6
38、1 1 0 6 7 1 1 1 7 8 0 0 0 0 1 2 3 4 5 6 7 8如何知道是如何知道是异步异步？如何知道是几进制？如何知道是几进制？如何知道是加法还是减法？如何知道是加法还是减法？第一个脉冲过后第一个脉冲过后例例1通过分析可知该计数器为：通过分析可知该计数器为：8 进制异步加法计数器进制异步加法计数器脉冲不同时作用于各触发器，脉冲不同时作用于各触发器，所以是所以是 异步方式异步方式 工作。工作。看图看图：看表：看表：到几归到几归 0 就是几进制！就是几进制！看表：看表：对应十进制数是递增的是加法！对应十进制数是递增的是加法！5811.6 计数器计数器一、计数器功能的分析一、
39、计数器功能的分析Q1Q0状态转换表：状态转换表：波形图：波形图：0 0 0 0 1 1 1 3 2 1 0 2 3 0 1 1 4 0 0 0 5 1 1 3 CP1 2 3 4 5 通过分析可知该计数器为：通过分析可知该计数器为：4 进制异步减法计数器进制异步减法计数器CP Q1 Q0对应十对应十进制数进制数Q0CPRDQ1Q0例例2异步计数器的特点：异步计数器的特点：在异步计数器内部，触发器的在异步计数器内部，触发器的触发信号不完全一样，即触发信号不完全一样，即各个触发器状态变换的时各个触发器状态变换的时间先后不一，故被称为间先后不一，故被称为“异步计数器异步计数器”。59计数计数脉冲脉冲
40、1.写出控制端的逻辑表达式写出控制端的逻辑表达式J2=Q1Q0 ，K2 1 J1=K1 1 J0=Q2 ，K0 1 分析步骤分析步骤：（法一）法一）Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0CP11.6 计数器计数器一、计数器功能分析一、计数器功能分析例例32.写出各触发器的状态方程写出各触发器的状态方程000010QKQJQn02QQ逢逢CP（）111111QKQJQn1Q逢逢Q0（）222212QKQJQn012QQQ逢逢CP（）02QQ逢逢CP（）1Q逢逢Q0（）012QQQ逢逢CP（）3.填写填写 状态转换表状态转换表Q1Q2Q1Q00 0 0 0 0 1 0 Q2Q00 1 1
41、 2 0 0 1 2 3 0 1 1 3 4 1 0 0 4 5 0 0 0 0 5 进制异步加法计数器进制异步加法计数器CP Q2 Q1 Q0十进制数十进制数60Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0CP 0 0 0 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1 5 0 0 0 0 1 1 1 1 1 1.写出控制端的逻辑表达式写出控制端的逻辑表达式分析步骤分析步骤：（法二）法二）例例3J2=Q1Q0 ,K2 1 J1=K1 1 J0=Q2 ，K0 1 2.填写填写 状态转换表状态转换表101001 02
42、30114100012340CP Q2 Q1 Q0 J2=K2=J1=K1=J0=K0=Q1Q01 1 1 1 Q2十进制数十进制数5 进制异步加法计数器进制异步加法计数器61Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&CP分析步骤分析步骤：例例42.填写填写 状态转换表状态转换表1.写出控制端的表达式写出控制端的表达式J2=K2=Q1Q0J1=K1=Q0J0=K0=10 0 1 1 1 1 0 0 0 0 0 0 0 0 1 10 0 0 0 1 11 1 1 1 1 1 0 0 0 0 1 1 0 0 1 1 1 10 0 0 0 1 11 1 1 1 1 10 0 0 0 1 1C
43、P Q2 Q1 Q0 J2 K2 J1 K1 J01 K01Q1Q0Q1Q0Q0Q0十进制数十进制数001010011001110110111000012345670123456788 8 进制同步加法计数器进制同步加法计数器62计数器功能分析总结计数器功能分析总结异步方式：异步方式：波形图波形图状态表状态表同步方式：同步方式：控制端方程控制端方程状态表状态表混合方式：混合方式：状态方程状态方程控制端方程控制端方程状态表状态表Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0CPCPQ2Q2J2K2Q1Q1J1K1Q0Q0J0K0&CP6311.6.2 中规模中规模 集成计数器集成计数器 4位位
44、同步同步二进制二进制加加法计数器法计数器74161（T1161,74163）同步同步十进制十进制加加法计数器法计数器741601.逻辑符号逻辑符号（74161与与74160相同相同）Q0 Q1 Q2 Q3D0 D1 D2 D3ETEPCPCLDRD74161/1602.功能表功能表异步清零异步清零同步预置数同步预置数保持保持保持保持保持保持计数计数 0 x x x x1 0 x x 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 功能功能 RD LD EP ET CP 输出输出C:nnnnnnQQETCQQQQETC030123:74160:74161同步预置数端异步复位（清零
45、）工作控制端数据输入端数据输出端64CPQ0Q1Q2Q312151617303132C4.扩展方法（扩展方法（同步同步法）法）D0 D1 D2 D3Q0 Q1 Q2 Q3Q4 Q5 Q6 Q7D4 D5 D6 D7Q0 Q1 Q2 Q3D0 D1 D2 D3ETEPCPCLDRD74161/160ETEPCP1/16(1/10)1/256(1/100)3.波形波形图（图（74161-2进制计数器进制计数器00001111）Q0 Q1 Q2 Q3D0 D1 D2 D3ETEPCPCLDRD74161/160ETEPCP165A B C D PCPLDCrQCC QA QB QC QD TT 11
46、61 用用T1161构成任意进制计数器构成任意进制计数器1）复位法复位法例例1 用用T 1161构成构成 M=12 进制计数器。进制计数器。解解12 对应的二进制码为对应的二进制码为QD QC QB QA=1100用此码给计数器复位用此码给计数器复位“1”“1”“1”脉冲输入端脉冲输入端12 进制计数器进制计数器利用利用Cr 端端66A B C D PCPLDCrQCC QA QB QC QD TT 1161“1”“1”“1”脉冲输入端脉冲输入端10 进制进制7 进制进制A B C D PCPLDCrQCC QA QB QC QD TT 1161“1”“1”“1”脉冲输入端脉冲输入端01111
47、0101）复位法）复位法1）复位法）复位法例例2例例367 用用T1161构成任意进制计数器构成任意进制计数器2）置数法置数法状态译码状态译码置数法置数法例例4 用用T 1161构成构成 M=12 进制计数器。进制计数器。A B C D PCPLDCrQCC QA QB QC QD TT 1161“1”“1”“1”脉冲输入端脉冲输入端解：解：当输出为当输出为“M-1”即即1011时，应送出一个有效置位信号，一时，应送出一个有效置位信号，一旦旦第第M个脉冲一到，计数器被置成个脉冲一到，计数器被置成0 0 0 0。利用利用LD端端12 进制进制对对M-1译码译码68A B C D PCPLDCrQ
48、CC QA QB QC QD TT 1161“1”“1”“1”脉冲输入端脉冲输入端A B C D PCPLDCrQCC QA QB QC QD TT 1161“1”“1”“1”脉冲输入端脉冲输入端9进制进制状态译码状态译码置数法置数法例例5例例66进制进制状态译码状态译码置数法置数法M-1=8=1000M-1=5=0101699进制进制进位输出进位输出置数法置数法例例8预置数预置数0111A B C D PCPLDCrQCC QA QB QC QD TT 1161“1”“1”“1”脉冲输入端脉冲输入端16进制进制进位输出进位输出置数法置数法例例9预置数预置数1010A B C D PCPLDC
49、rQCC QA QB QC QD TT 1161“1”“1”“1”脉冲输入端脉冲输入端170T 1161 计数器构成法小结计数器构成法小结1.复复 位位 法法 对对M 译码译码 利用利用Cr 端并另加端并另加与非门与非门 无预置数无预置数2.状态译码置数法状态译码置数法 对对M-1 译码译码 利用利用LD端并另加端并另加与非门与非门 预置数预置数0 0 0 03.进位输出置数法进位输出置数法 利用利用LD和和QCC端并另加端并另加非门非门 预置数预置数16 M置数法置数法7111.6.3 采用小规模集成电路设计采用小规模集成电路设计同步时序逻辑电路同步时序逻辑电路 1.设计步骤设计步骤逻辑逻辑
50、问题问题最简原始最简原始状态图状态图状态状态分配分配电路电路设计设计逻辑逻辑图图 建立最简原始状态转换图，进行状态编码建立最简原始状态转换图，进行状态编码。画状态卡诺图化简求各触发器的状态方程和电路的输出方程。画状态卡诺图化简求各触发器的状态方程和电路的输出方程。查自启动能力。查自启动能力。确定触发器类型求驱动方程。确定触发器类型求驱动方程。画逻辑图。画逻辑图。722.设计举例设计举例【例例1】设计同步十进制加法计数器。设计同步十进制加法计数器。CP计数器计数器CS0S1S2S3S4S5S6S7S8S9/0/0/0/0/0/0/0/0/0/1 画画原始状态图原始状态图，进行，进行状态编码状态编
