1、第三章 数字电路实验与实训 3.1 基本门电路 一、实验目的1学习使用电子技术实验仪。2熟悉基本门电路的逻辑功能。3学会门电路的转换。二、实验原理及实验要求基本门电路有与门、或门和非门三种，是构成其他门电路和组合逻辑电路的基本单元。参阅教材相关章节知识。1与门电路图3.1是与门电路的逻辑符号，其真值表如表3.1所示。正逻辑条件下，与门“见0出0，全1出1”。与门的逻辑表达式为：Y=AB。2或门电路 或门的逻辑符号如图3.2所示，真值表如表3.2所示。正逻辑条件下，与门“见1出1，全0出0”。或门的逻辑表达式为：Y=A+B。3非门电路非门的逻辑符号如图3.3所示，真值表如表3.3所示。正逻辑条件
2、下，与门“见0出1，见1出0”。4门电路的转换由与门和非门可以构成与非门，如图3.4所示，真值表如表3.4所示。三、实验器材1电子实验仪 1台2双综示波器 1台374LS08 1片474LS32 1片574LS04 1片674LS00 1片7万用表 1块8稳压源或综合实验台 1台9逻辑电平开关 1块10逻辑电平显示器 1块11导线 若干四、试验内容与步骤实验前首先检查万用表、稳压源、逻辑电平等是否正常，熟悉实验台面板各部分的功能。1测量与门的逻辑功能实验时首先把集成块74LS08插入集成块座或面包板上（注意集成块口所对的方向），然后按图3.5接线，门的2个输入端接逻辑开关，逻辑开关提供低电平“
3、0”（0V）和高电平“1”（+5V）信号，门的输出端接由LED发光二极管组成的逻辑电平显示器（又称0-1指示器）的显示插口，LED亮为“1”，不亮为“0”。按表3.5的真值表的指示逐个测试集成块中4个与非门的逻辑功能，然后判断其逻辑功能是否正常，集成块是否完好图3.5 测量与门的逻辑功能电路2或门逻辑功能的测量实验时先把集成块74LS32插入集成块座或面包板上，然后按图3.6接线，门的2个输入端接逻辑开关，逻辑开关提供低电平“0”（0V）和高电平“1”（+5V）信号，门的输出端接由LED发光二极管组成的逻辑电平显示器的显示插口，LED亮为“1”，不亮为“0”。按表3.6的真值表的指示逐个测试集
4、成块中4个与非门的逻辑功能，然后判断其逻辑功能是否正常，集成块是否完好。3非门逻辑功能的测量实验时先把集成块74LS04插入集成块座或面包板上，然后按图3.7接线，非门的输入端接逻辑开关，非门的输出端接由LED发光二极管组成的逻辑电平显示器的显示插口，LED亮为“1”，不亮为“0”。按表3.7的真值表的指示逐个测试集成块中4个与非门的逻辑功能，然后判断其逻辑功能是否正常，集成块是否完好。4测量与非门的逻辑功能实验时先把集成块74LS00插入集成块座或面包板上，然后按图3.9接线，门的2个输入端接逻辑开关来提供“0”和“1”电平信号，门的输出端接由LED发光二极管组成的逻辑电平显示器的显示插口，
5、LED亮为“1”，不亮为“0”。按表3.8的真值表的指示逐个测试集成块中4个与非门的逻辑功能，然后判断其逻辑功能是否正常，集成块是否完好。5门电路的逻辑变换用一个与门和一个非门构成与非门，按图3.10接线，并进行测试，将测试结果填入表3.9中。请同与非门进行比较。3.2 组合逻辑电路的设计与测试一、实验目的1学会用与非门构成其它电路的基本方法。2能够利用小规模集成电路构成组合逻辑电路，并验证它们的逻辑功能。3会在数字电路实验中排除故障的一般方法。二、实验原理及预习要求1组合逻辑电路的特点是：任一时刻电路的输出状态，只是决定于该时刻输入信号的组合，而与信号作用前的电路状态无关。2组合逻辑电路的设
6、计是根据实际逻辑问题设计的电路，首先要根据设计任务和要求建立输入、输出变量，列出真值表，然后用逻辑代数或卡诺图的化简法，求出简化的逻辑表达式，画出相应的逻辑图。最后，连接相应的电路图，用实验来验证设计电路的正确性。3利用若干个与非门按一定的规律组合可构成各种复合门电路，如与非门、或门、异或门等。4复习教材中有关门的逻辑表示方法的内容。5练习逻辑代数的基本运算，能够对逻辑函数进行合理变换。三、实验器材114引脚集成块座或面包板 2块274LS00集成块 2块374LS20集成块 1块474LS10集成块 1块5万用表 1块6稳压源或综合实验台 1台7逻辑电平开关 1块8逻辑电平显示器 1块9导线
7、 若干四、实验内容与步骤1用与非门74LS00构成的异或门电路，其逻辑图如图3.11所示，实际接线图如图3.12所示，按图接线并填写表3.10，然后判断其逻辑功能是否正常，集成块是否完好。2用与非门构成三选二电路对于某些容易发生危险的设备，在危急情况下应立即关机。为提高报警信号的可靠性，防止误报警，常在关键部位安置3个类型相同的危险报警器，如图3.13所示。只有当3个危险报警器中至少有两个指示危险时，才实现关机操作。设在危急情况下，报警信号A、B、C中两个为高电平1；其输出状态L才为高电平1时，设备立即关机。其逻辑图为图3.14，试用与非门集成块设计实际接线电路图，按图连线，把测试结果填入表3
8、.11中。提示：设计时可考虑用两个74LS00集成块，也可用一个74LS20和一个74LS00集成块，同时，也可以选用一个74LS10（其引脚图见附录）和一个74LS00集成块来实现。3.3 触发器的工作特性一、实验目的1熟悉JK触发器及RS触发器集成线路的引线排列。2验证基本RS、JK、D触发器的逻辑功能，学习使用这些触发器的方法。3学会集成触发器之间的互相转换方法。二、实验原理及预习要求1触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的基本逻辑单元。2基本R
9、S触发器图3.15为由两个与非门交叉耦合构成的基本RS触发器的示意图，其逻辑符号为图3-16，它是无时钟控制的低电平直接触发器。表3.12为基本RS触发器的功能表，其中“”为不定态。我们也可以用两个或非门组成基本RS触发器，此时为高电平触发有效。3.JK触发器 JK触发器是一种功能完善、使用灵活和通用性较强的触发器。本实验采用74LS112负边沿双JK触发器（由CP脉冲下降边沿触发）其输出状态是根据CP下降沿到达瞬间输入信号所处的状态来决定的，而在CP变化前后，输入信号状态变化对触发器状态都不发生影响。其电路结构如图3.17所示，它包含一个与或非门组成的基本RS触发器和两个输入控制门G3、G4
10、。门G3、G4的传输延迟时间大于基本RS触发器的翻转时间，这种触发器正是利用门电路的传输延迟时间来实现负边沿触发的。这种触发器正是利用门电路的传输延迟时间来实现负边沿触发的。负边沿JK触发器的符号及74LS112的管脚排列如图3.18所示。图3.18负边沿双JK触发器三、实验器材1.14、16引脚集成块座或面包板 2块2.74LS00集成块 1块3.74LS112集成块 1块4.万用表 1块5.稳压源或综合实验台 1台6.逻辑电平开关 1块7.逻辑电平显示器 1块8.脉冲源 1个9.导线 若干四、实验内容与步骤1用与非门74LS00交叉耦合构成的基本RS触发器，其逻辑图如图3.15所示，实际接
11、线图如图3-19所示，当R、S端加不同电平时，记录输出Q、端相应的状态，把测得数据填写入表3.13中，然后判断其逻辑功能是否正常，集成块是否完好。2根据JK触发器原理，按图3.20接线，测试负边沿双JK触发器74LS112的逻辑功能，把测得数据填写入表3.14中。根据教材中有关的时钟触发器的四种方式（CP=1期间，高电平触发；CP=0期间，低电平触发；CP由0变1，上升沿触发；CP由1变0下降沿触发），对负边沿双JK触发器来讲，输入时钟脉冲，相应的输出有4种状态（置“0”；置“1”；“保持”；“非法”），因为集成块引脚悬空时相当于输入的信号为高电平，在图3.20中SD、RD输入端为高电平，所以
12、就把其引脚悬空。接好线后测试4种状态是否正确，然后判断其逻辑功能是否正常，集成块是否完好。（注：如果没有CP脉冲触发器，可以用直流电源进行触发）3.4 编码/译码及数码显示一、实验目的1能够掌握数字电路逻辑关系的检测方法。2学会编码器、译码器和数码管的逻辑功能的测试方法。3能够掌握集成译码器、编码器的逻辑功能和使用方法。4学会数码管的使用方法。二、实验原理及预习要求1阅读课本中有关内容，查集成电路手册，初步了解74LS147、74LS47和数码管的功能，确定74LS147和74LS47的管脚排列，了解各管脚的功能。2编码器定义：将二进制数码按一定规律编排，使每组代码具有一个特定的含义，这就是编
13、码。能够执行编码功能的电路称为编码器。在数字系统里信号都是以高、低电平的形式给出的。所以，编码器的逻辑功能就是把输入的每一个高、低电平信号编成一个对应的二进制代码。目前，我们经常使用的二进制编码器有普通二进制编码器、优先编码器、二十进制编码器等。3译码器定义：译码是编码的反过程，它是将表示特定意义信息的二进制代码转换成对应的高、低电平信号，完成这种功能的电路称为译码器。常见译码器有二进制译码器、二十进制译码器等。4显示译码器：在数字系统中需要将二进制代码翻译成十进制的数字直接显示出来，这样就产生了能显示这一功能的显示译码器。常用的数字显示译码电路一般由译码器、驱动器和显示器等组成。数字显示器件
14、有半导体数码显示器（LED）和液晶显示器（LCD）。5阅读有关编码器、译码器及数码管的基本功能的内容。6复习教材中编码与译码的概念及编/译码器的应用实例。三、实验器材174LS147集成块 1块274LS47集成块 1块3共阳极数码管 1块474LS04集成块 1块5稳压源或综合实验台 1台6逻辑电平开关 1块7万用表 1块8逻辑电平显示器 1个914引脚集成块座或面包板 1块1016引脚集成块座或面包板 2块11导线 若干 四、实验内容与步骤1测试编码器逻辑功能本实验采用74LS147集成块，它是10-4线BCD优先编码器，其逻辑符号如图3.21所示。它将09这10个十进制数编成4位BCD代
15、码，当所有9条数据线均为高电平时，编码出现时进制0，不需要单独设置0输入条件。输入、输出均为低电平有效，而且具有优先编码方式。十进制输入中9的优先级别最高，依次递减，1的级别最低。按测试电路图3.22接线，将测试结果填入表3.15中。表3.15 74LS147逻辑功能的测量2测试数字显示译码器的逻辑功能。显示译码器一般与显示器配合使用。较常用的显示器是七段发光二极管（LED）数码管，数码管有共阴和共阳两种结构，与之相适应的译码器也有两种类型，使用共阳极数码管时，要使用输出为高电平有效的显示译码器，使用共阴极数码管时，则要使用输出为低电平有效的显示译码器。本实验选用74LS47 BCD-7段译码
16、器/驱动器，来驱动共阳极LED数码管。为了直接驱动指示灯，集成块74LS47的输出是低电平有效，即输出是0时，对应字段亮；输出为1时，对应字段熄灭。A、B、C、D接收二进制码输入，QA、QB、QC、QD、QE、QF、QG的输出分别驱动LED数码管的a、b、c、d、e、f、g段。按图3.23 正确连接线路并完成如下实验步骤：（1）测灯：将 接地，,悬空时ag输出均为零即ag都亮，则数码管是好的，反之，则数码管是坏的。（2）灭零：当将 接地，、悬空时 dcba=0000时，ag输出为1，数码管无显示。（3）熄灭：熄灭信号 可按照需要进行控制数码管显示或不显示，将 接地时，无论d、c、b、a状态如何
17、数码管均不显示。（4）编码：按图3.23接线把信号按要求输入，结果填入表3.16中。3测试编码/译码及数码显示电路的逻辑功能。按图3.24连接编码/译码及数码显示电路，接通电源，分别触按4个按钮，如果电路工作正常，数码管将分别显示要求的号码。如果没有显示或显示的不是要求的号码，说明电路有故障，应予以排除。用逻辑试电笔（或示波器）测试电路输入到译码器74LS147的 输入端的4个信号，其中有一个信号是低电平，并且观察该低电平信号与数码管显示的数字有什么关系，将结果填入表3.17中。3.5 计数器及其应用一、实验目的1能够理解计数器的逻辑功能及其运用。2掌握中规模集成电路计数器的使用及功能测试方法
18、。3学会用集成电路触发器构成计数器的方法。4能够掌握集成计数器74LS161各管脚的功能。二、实验原理及预习要求1计数器定义：计数器是一种广泛使用的集成电路，它能够用不同的状态来表示输入脉冲的个数。它的基本原理是记录输入脉冲的个数，其所能记录脉冲数目的最大值，即电路所能表示状态数目的最大值，这称为计数器的模。根据计数器模数的不同，计数器分为二进制计数器、十进制计数器。此外，按计数器工作方式又分为同步计数器和异步计数器两类。同步计数器和异步计数器的区别在于构成计数器的各触发器与时钟脉冲之间的关系。在时钟脉冲的作用下，各触发器状态同时发生翻转的计数器称为同步计数器；相反，各触发器之间没有一个共同的
19、时钟信号，则称为异步计数器。2计数器的应用：计数器是数字系统中应用场合最多的时序电路，它不仅能用于对时钟脉冲个数进行计数，还可以用于分频、定时产生节拍脉冲和进行数字运算等。3阅读课本中有关计数器及其应用一章内容。4复习计数器的一般功能和工作原理。三、实验器材174LS161集成块 1块274LS47集成块 1块3共阳极数码管 1块474LS00集成块 1块5稳压源或综合实验台 1台6逻辑电平开关 1块7万用表 1块8逻辑电平显示器 1个914引脚集成块座或面包板 1块1016引脚集成块座或面包板 2块11脉冲源 1个12导线 若干四、验内容与步骤1测试四位二进制计数器74LS161的逻辑功能。
20、按图3.25接线，参照74LS161计数器的功能表3.18，实现以下功能：（1）异步置“0”功能：把74LS161的接地端和接电源端接好，将清除端 D接低电平，其它各输入端的状态为任意，测试计数器的输出端。在正常情况下，Q3、Q2、Q1、Q0输出均为0，否则，电路可能出现故障，应检查后再次实验。（2）预置数功能：将清除端RD接高电平，接低电平，数据输入端D3、D2、D1、D0置0、0、1、1，在CP 的上升沿作用后，测试输出端Q3Q0的电平。如果操作正确，Q3Q0的数据为0、0、1、1，说明D3D0的数据已预置到Q3Q0端。（3）计数和进位功能：将 D、ET、EP端均接高电平，CP端输入单脉冲
21、，记录输出端状态，正常情况下，每输入一个CP脉冲，计数器就进行一次加法运算。计数器输入16个脉冲后，输出端Q3Q0变为0、0、0、0，此时进位输出端C输出的是一个高电平脉冲。（4）保持功能：将 D和接 高电平，ED和EP其中一个接低电平，其余输入端接任意电平，观察输出端的状态，如果操作正确，Q3Q0将保持不变。2根据计数器显示电路原理图3.26，利用实验器材设计实际接线图，实现由74LS161构成的任意进制计数器，验证其功能，并按要求填写功能表（表3.19）。本实验是利用计数器74LS161对输入的脉冲的个数（09）进行递增计数，把脉冲送入字符译码器并驱动数码管，使之显示脉冲发生器产生的脉冲个
22、数。具体到实验电路就是将计数器74LS161输出的二进制代码输入到由74LS47和数码管组成的译码显示电路，即可进行十进制计数。同样，此电路也可实现“清零”、“预置数”、“计数”、“进位”、“保持”的功能。3.6 数据寄存与传输一、实验目的1学会中规模4位双向移位寄存器的逻辑功能和主要用途。2学习移位寄存器的应用：实现数据的串行、并行转换及构成环形计数器的方法3学会数字电路逻辑关系的检测方法。二、实验原理及预习要求1移位寄存器定义：移位寄存器简称移存器，是实现移位和寄存功能的逻辑部件。移存器在电子计算机、通讯设备和其它数字系统中应用广泛。它是一种由触发器链形连接组成的时序网络，每个触发器连到下
23、一级触发器的控制输入端，在时钟脉冲的作用下，存储于移位寄存器中的信息进行左移或右移。移位寄存器可分为单向移位寄存器、双向移位寄存器等。移位寄存器的应用十分广泛，除了作数码寄存器外，还可以作移存型计数器、随机码发生器、延时电路及串/并行代码变换器等。2循环移位寄存器：移位寄存器使用时要求在移位过程中数据不能丢失，要永远保持在寄存器中，只要将移位寄存器最高位的输出接至最低位的输入端，或将最低位的输出接至最高位的输入端。这种移位寄存器称为循环移位寄存器。它可以作为计数器使用，称作环形计数器。3预习好有关寄存器及串行、并行转换器的相关内容。4查阅4位双向移位寄存器74LS194以及其它寄存器的逻辑线路
24、图，熟悉其逻辑功能及引脚排列。5复习以前学过的门电路的有关知识。三、实验器材174LS194集成块 1块2共阳极数码管 1块374LS04集成块 1块4稳压源或综合实验台 1台5逻辑电平开关 1块6万用表 1块7逻辑电平显示器 1个814引脚集成块座或面包板 1块916引脚集成块座或面包板 1块10脉冲源 1个11导线 若干四、内容与步骤1测试4位双向移位寄存器74LS194集成块逻辑功能图3.27是4位双向移位寄存器74LS194的逻辑符号和引脚功能图，按图3.28接线，测试74LS194的逻辑功能，R、S1、S0、SL、SR、D0、D1、D2、D3分别接至逻辑开关的输出插口；Q0、Q1、Q
25、2、Q3分别接至逻辑电平显示输入插口。CP端接至单次脉冲源。按表3.20所规定的输入状态，逐次进行测试。（1）清除：令 R=0，其它输入端都为任意态，这时寄存器输出Q0、Q1、Q2、Q3应均为0。清除后，置 R=1。（2）送数：令 R=S1=S0=1，送入任意4位二进制数，如D0D1D2D3=abcd；加CP脉冲，观察CP=0、CP由0到1、由1到0这3种情况下寄存器输出状态的变化，观察寄存器输出状态变化是否发生在CP脉冲的上升沿。（3）右移：令 R=1，S1=0，S0=1，清零后，由右移输入端SR送入二进制数码，如0100；再由CP端加4个脉冲，观察输出情况，把结果记录在表3.20中。（4）
26、左移：先清零或预置，再令 R=1，S1=1，S0=0，由左移输入端S1送入二进制数码1111，连续加4个CP脉冲，观察输出情况，把结果记录在表3-20中。（5）保持：寄存器预置任意二进制数码abcd，令 R=1，S1=S0=0，加CP脉冲，观察寄存器输出状态，把结果记录在表3.20中。2验证并测试移位寄存器的逻辑功能。按图3.29接线，验证并测试移位寄存器的逻辑功能。图中，A接低电平，B接高电平。接通电路，测量015个脉冲，左、右两块74LS194各引脚的电平（看逻辑电平显示器的灯亮或暗），将结果填入表3.21中。测试完毕后，从表格中找出输出数据变化的规律。如果线路连接正确，打开逻辑电平开关，
27、两块74LS194的输出端均为0，经反向器反向后，74LS194（1）移位寄存器串行数据输入端SR与74LS194（2）移位寄存器串行数据输入端SR的数据均为1；当A、B的数据（74LS194的S0、S1端数据）为0、1时，数据右移；第一个脉冲过后，74LS194（1）SR端的数据1移位至Q0端，其它Q端的0均依次右移，各输出端的数据如表3.21的第二行所示。此后，随着时钟脉冲的触发，逻辑指示灯从左到右依次点亮，第8个脉冲后，灯全亮，此时，SR端的数据变为0，随着后续时钟脉冲的到来，逻辑指示灯从左至右逐次熄灭。3.7 抢答器制作一、实训目的1学会数字电路系统的分析与设计方法。2进一步掌握集成逻
28、辑门电路的结构特点。3学会集成门电路的使用及逻辑电平的测量。4学会常用数字器件的使用方法。5学会通过逻辑分析的方法检查数字电路的故障的方法。二、实训原理及预习要求1逻辑要求：用基本门电路构成简易型四人抢答器。A、B、C、D为抢答操作开关，任何一个人先将某一开关按下且保持闭合状态，则与其相对的发光二级管（指示灯）被点亮，表示此人抢答成功；而紧随其后的其他开关再被按下，与其对应的发光二极管则不亮。2本实验采用了两种不同信号的逻辑门电路，其中，74LS20可实现4个输入信号与非的逻辑关系,74LS04可以实现非逻辑关系。使用逻辑门电路实现抢答功能具有结构简单、体积小、重量轻、易实现等优点。在实验中将
29、抢答功能的是与否用电路中的高低电平来表示。三、实训器材174LS20 2块274LS04 1块3稳压源或综合实验台 1台4逻辑电平开关 1只5万用表 1块6逻辑电平显示器 1只714引脚集成块座或面包板 3块8测电笔 1只9实验板 1块10导线 若干四、实训内容与步骤1实验准备工作（1）准备好实验使用的器材，合理地布置在实验板上，检测稳压源或综合实验台性能的好坏。（2）测试集成块74LS20、74LS04性能的好坏，按前面实验一、二的内容，自行设计测试电路，完成测试，如有损坏，应及时更换。2连接线路（1）把所需要的集成块等元件按规律插在集成块座或面包板上（注意集成块的开口方向），在连接电路之前
30、，应对原理图3.30电路有充分的理解，特别是如果用到面包板，要掌握它的使用方法。（2）按照线路图3.31连接线路，注意连接导线是否接通，线路连接是否正确。（3）检查线路，即检查芯片电源的正、负端连接是否正确，电源正、负极是否接反，电路中有无不正常短路情况等。3操作与调试（1）接通电源，依次按下A、B、C、D逻辑电平开关按钮，观察对应逻辑电平指示灯是否亮。（2）当其中一只灯亮时，再按其它开关，观察逻辑指示灯的变化。（3）测试集成块74LS20、74LS04的输入、输出管脚电平的变化，把测试结果填入表3.22中。其中，A、B、C、D表示逻辑电平按键开关，“”表示开关动作无效；L1、L2、L3、L4
31、表示4个指示灯的状态。逻辑电平按键开关闭合或指示灯亮用“1”表示，逻辑电平按键开关断开或指示灯灭用“0”表示。4现象说明根据以上的操作，电路的工作过程为：初始状态时（无逻辑电平按键开关被按下），A、B、C、D端均为低电平，各输出端为高电平，74LS04反相器的输出则都为低电平，因此，逻辑电平指示灯都不亮。但当某一逻辑电平按键开关被按下时，则与其相连接与非门的输入端变为高电平，这样该与非门的所有输入端均为高电平，根据与非关系，输出端则为低电平，反相器输出为高电平，从而使逻辑电平指示灯变亮。由于该与非门输出端与其它3个与非门输入端相连，其输出的低电平维持其它3个与非门输出的高电平，因此其它逻辑电平
32、指示灯都不亮。3.8 数字时钟制作实验一、实训目的一、实训目的1学会数字电路设计的一般方法。2能够理解计数器的逻辑功能和测试方法。3学会运用集成计数器构成任意计数器的方法。4能够完成振荡器和分频电路的设计。5学会数字时钟的制作方法。二、实训原理及预习要求1数字时钟的原理如图3.32所示，一般由四个部分组成，其中振荡器和分频器组成标准的秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”、“分”、“秒”的十进制数字显示出来。“时”显示由24进制计数器、译码器和显示器组成，“分”、“秒”显示分别由60进制计数器、译码器和显示器构成。2复习门电
33、路和译码器等章节的内容。3复习教材中计数器一章的内容。4查阅有关振荡器、分频器、计数器和译码器的参数。三、实训器材174LS00 1块274LS04 1块374LS47 6块474LS160 6块574LS90 3块6稳压源或综合实验台 1台714引脚集成块座或面包板 3块8测电笔 1只9实验板 1块10共阳极数码管 6块11555定时器 1块12200电阻 42只132K、5.1K电阻 各1只1410K可变电阻 1只150.1f、0.01F电容 各1只16示波器 1台16示波器 1台17万用表 1块18电工工具 1套19导线 若干四、实训内容与步骤1振荡电路本次实验采用由集成电路555定时器
34、和RC组成的多谐振荡器。如图3.33所示，振荡器的频率为1000HZ，图中10K电位器可微调振荡器的输出频率f 0。2分频电路由555定时器和RC组成的多谐振荡器产生的时标信号为1000HZ，然后采用3片74LS90进行级联，每片为1/10分频，经过3片74LS90级联后，即可获得周期为1S的脉冲信号。其原理如图3.34所示3时、分、秒电路秒和分计数器分别用2片加法计数器串接而成。它们的个位为十进制计数器，十位为六进制计数器，构成六十进制计数器。个位信号送至十位计数器，计到60时自动复零。时计数器是用2片加法计数器组合而成的二十四位计数器。当计数器计到24h时，时、分、秒全部都清零。整个计数器
35、译码器显示电路如图3.35所示。图中采用的均为74LS160同步十进制加法计数器。4线路说明在图3.35中，由2片74LS160组成六十进制秒计数器。第1片（个位）接成十进制，它的进位输出接至第2片（十位）的CP输入端，第2片采用置位法接成六进制。G2门的输出作为十位片的进位输出。当十位计至5（Q3Q2Q1Q0=0101）以后G2门输出低电平，使=0，处于预置数工作状态。第六个个位的进位脉冲到达时计数器置成 Q3Q2Q1Q0=D3D2D1D0=0000状态，同时G2门输出跳变为高电平，使分计数器的个位计入一个“1”。第3、4片74LS160组成六十进制分计数器，接法与秒计数器完全相同。第5、6
36、片74LS160组成二十四进制时计数器。其中个位为十进制，它的进位输出信号作为十位的时钟脉冲。当计成24时，个位为4（Q3Q2Q1Q0=0100），十位为2（Q3Q2Q1Q0=0010），此时G6门输出变为低电平，使两片 同时为低电平，两片计数器立即被置为0000状态。译码器由6片74LS47组成，每一片74LS47驱动1只数码管，显示时和分。由于74LS47是以低电平为输出信号，所以显示数码管要采用共阳极的七段数码管。此外74LS47是集电极开路输出，为了限制数码管各段导通时的正向电流，在数码管和译码器之间还必须串接限流电阻。在图3.35中，计数脉冲由振荡器与分频器的连接电路输出的秒脉冲信号
37、接入，这样，数字时钟才能实现功能。具体的实物接线图要根据原理图分步骤来设计完成。5安装与调试按照数字时钟的原理图3.34和图3.35设计实际接线图，按设计图接线。把器件固定在实训板上，注意走线整齐，布局合理，器件的悬空端、清0端、置1端要正确处理。然后根据先局部后整体的原则，按系统所划分的功能模块，沿着信号的流向，分级进行调试。其步骤如下：（1）接通电源进行逐级调试。检查线路，保证电路正常工作。如果出现故障，则逐级进行检查，直到故障完全排除为止。（2）用示波器和万用表测量振荡器与分频器电路输出的脉冲信号和电压，如果输出的信号为1S，则为正常，然后再进行下一级接线。（3）检查各级计数器的工作情况。将“秒”信号送入“秒”计数器，检查个位、十位是否按照10S、60S进位，若不能正常显示，则应检查计数器74LS160、译码器74LS47、和数码管的工作状态。如果不能进行60进制，则需检查产生清零信号的74LS00是否正常，用同样方法可检查“分”、“时”计数器的工作情况。（4）当所有功能模块调试好后，再进行整体调试，直至数字时钟整体能够正常工作。
