1、数字电路与系统数字电路与系统演讲人2021-08-1101第一章第一章-数制数制遗忘点十进制decimal 二进制binary 八进制octal 十六进制 hexadecimal012n是（n+1）位二进制最小的数022n-1是n位二进制最大的数038421 BCD码脚标必须写04十进制转换为8421 BCD码时 两端0不可省略05二进制先转为十进制才能转BCD码06遗忘点原码直接求补码:右侧数第一个1不动 向左依次求反01二进制正负数 0表示正数 1表示负数02正数的原码反码补码都是 0+原码03原码最高位0 补码最高位1 不改变数值(不包括符号位)04用补码做减法可把减法变加法 运算结果需
2、转换为对应的数(正数不变,负数求补)05偏移码:补码的符号位取反06反码称降基数补码 数学实质:某n位数的反码=n位最大数(2n-1)-该数补码称基数补码 数学实质:某n位数补码=2n-该数偏移码数学实质:改变0的代码,以其他值为0 对于n位数一般是以2(n-1)为0,从而得到等范围的正负数表达能力原码反码补码偏移码几何实质遗忘点2n是（n+1）位二进制最小的数u在右侧编辑区输入内容遗忘点2n-1是n位二进制最大的数u在右侧编辑区输入内容遗忘点十进制转换为8421 BCD码时 两端0不可省略u在右侧编辑区输入内容遗忘点原码直接求补码:右侧数第一个1不动 向左依次求反u在右侧编辑区输入内容遗忘点
3、用补码做减法可把减法变加法 运算结果需转换为对应的数(正数不变,负数求补)u在右侧编辑区输入内容遗忘点遗忘点 反码称降基数补码 数学实质:某n位数的反码=n位最大数(2n-1)-该数补码称基数补码 数学实质:某n位数补码=2n-该数u在右侧编辑区输入内容遗忘点原码反码补码偏移码几何实质u在右侧编辑区输入内容遗忘点 数字量及数字电路的演变和优势第一章-数制第一章-数制进制的基数和权第一章-数制数制间转换转十进制 从点开始左0右-1十进制转 整数除取余到商为0 逆序/小数乘取整 顺序二进制直接转换u小数点为界 8三16四 不足添0第一章-数制8421 BCD码(有权)四位二进制表一位十进制 101
4、01111禁用第一章-数制格雷码 循环码(无权)任两个相邻码间只有一位不同第一章-数制第一章-数制原码 反码(全取反)补码(全取反加一)第一章-数制偏移码略讲02第二章第二章-逻辑门电路逻辑门电路第二章-逻辑门电路遗忘点高低电平表示高低逻辑基本逻辑门其他类型TTL门电路TTL集成门电路复合逻辑门第二章-逻辑门电路TTL电路的改进MOS逻辑电路 VT=2V2.5V 截止状态下电阻ROFF1010 导通电阻RON1kNMOS门电路CMOS门电路TTL与CMOS电路的连接第二章-逻辑门电路遗忘点集电极开路与非门 能够让两个逻辑门输出端直接并联使用,实现逻辑与称线与传输门扇出系数:一个输出所能驱动的同
5、类门的最大数目 手册规定N8三态门高低电平有效TTL集成门电路整节普通TTL门电路不能直接线与的原因010305020406第二章-逻辑门电路遗忘点1三态门不是线与功能是总线功能2MOS电路3TTL与CMOS电路的连接整节三态门高低电平有效在右侧编辑区输入内容传输门在右侧编辑区输入内容普通TTL门电路不能直接线与的原因在右侧编辑区输入内容MOS电路在右侧编辑区输入内容第二章-逻辑门电路基本逻辑门与门（AND）或门（OR）非门（NOT）与门（AND）在右侧编辑区输入内容或门（OR）在右侧编辑区输入内容非门（NOT）在右侧编辑区输入内容第二章-逻辑门电路复合逻辑门123456与非门（NAND)或非
6、门（NOR）与或门（AND-OR）与或非门（AND-OR-NOT）异或门（XOR）同或门（XNOR）第二章-逻辑门电路复合逻辑门三态门（TSL）传输门（TG）集电极开路与非门（OC）与非门（NAND)在右侧编辑区输入内容或非门（NOR）在右侧编辑区输入内容与或门（AND-OR）在右侧编辑区输入内容与或非门（AND-OR-NOT）在右侧编辑区输入内容异或门（XOR）在右侧编辑区输入内容同或门（XNOR）在右侧编辑区输入内容集电极开路与非门（OC）在右侧编辑区输入内容第二章-逻辑门电路TTL集成门电路1TTL与非门2TTL与非门电压传输特性及门坎电压3TTL与非门的电气特性TTL与非门在右侧编辑区
7、输入内容TTL与非门电压传输特性及门坎电压在右侧编辑区输入内容输入负载特性在右侧编辑区输入内容门坎电阻u在右侧编辑区输入内容TTL与非门的电气特性输出特性（带负载能力-同类门）输出低-灌流负载输出高-拉流负载第二章-逻辑门电路其他类型TTL门电路TTL非门或非门与或非门异或门集电极开路与非门三态门其他类型TTL门电路u三态门的用途第二章-逻辑门电路TTL非门在右侧编辑区输入内容或非门在右侧编辑区输入内容与或非门在右侧编辑区输入内容异或门在右侧编辑区输入内容三态门在右侧编辑区输入内容三态门的用途在右侧编辑区输入内容TTL电路的改进u在右侧编辑区输入内容第二章-逻辑门电路第二章-逻辑门电路NMOS
8、门电路NMOS非门01NMOS与非门02NMOS或非门03NMOS非门在右侧编辑区输入内容NMOS与非门在右侧编辑区输入内容NMOS或非门在右侧编辑区输入内容第二章-逻辑门电路CMOS门电路CMOS非门01CMOS或非门03CMOS与非门02CMOS三态门04CMOS非门在右侧编辑区输入内容CMOS与非门在右侧编辑区输入内容CMOS或非门在右侧编辑区输入内容CMOS三态门在右侧编辑区输入内容第二章-逻辑门电路TTL与CMOS电路的连接两种电路匹配条件CMOS驱动TTLTTL驱动CMOS两种电路匹配条件在右侧编辑区输入内容CMOS驱动TTL在右侧编辑区输入内容TTL驱动CMOS在右侧编辑区输入内
9、容03第三章第三章-逻辑代数基础逻辑代数基础遗忘点 逻辑加与逻辑乘互为对偶式Lorem在右侧编辑区输入内容摩根定理推论 反演规则有原反变量互换 对偶规则无在右侧编辑区输入内容相邻格包括对称位置 求最简或与式可先求对偶式与或再换回或与 多变量异或 1个数为奇的结果为1 与0的个数无关LoremLoremLoremLoremLorem逻辑代数运算法则 反向运算 逻辑加 逻辑乘交换律 结合律 分配律 基本逻辑加乘运算 互补律 重叠律 还原律 摩根定律基本规则 代入规则 反演规则 对偶规则F常用公式交换律 结合律 分配律 基本逻辑加乘运算 互补律 重叠律 还原律 摩根定律u在右侧编辑区输入内容逻辑代数
10、运算法则 反向运算 逻辑加 逻辑乘常用公式逻辑代数运算法则 反向运算 逻辑加 逻辑乘逻辑函数的标准形式最小项（标准与项 最小项值为1时）及标准与或式（每个与项都是最小项）最大项（标准或项 最大项值为0时）及标准或与式第三章-逻辑代数基础两种标准式关系互为反函数01不在最小项出现的编号必在最大项编号02第三章-逻辑代数基础卡诺图化简逻辑函数（几何相邻 逻辑相邻）直值表 圈1求与或 圈0求或与01具有随意项的逻辑函数化简（X或fai)逻辑函数d()02引入变量卡诺图 0304第四章第四章-组合逻辑电路组合逻辑电路第四章-组合逻辑电路遗忘点01组合电路分析 写出各门输出变量 化简 列真值表 分析电路
11、功能02组合逻辑电路设计 确认输入输出及之间关系 列真值表 出函数最简形式（卡诺图）画电路图03编码器（了解）04译码器（输出为标准形式 最大项最小项）05比较器06第四章-组合逻辑电路加法器组合逻辑电路的竞争冒险（存在相切的卡诺圈有冒险）第四章-组合逻辑电路遗忘点译码器锁住求最小项有简便方法吗组合逻辑电路特点编码器3-8线扩展成4-16线 使能端扩展译码器实现逻辑函数 注意与或成1 或与成0020304050601第四章-组合逻辑电路遗忘点多路数据选择器01一个MUX只能实现一个逻辑函数02并行加法器04数据分配器 使能端做数据输入 A2A1A0做地址输入03组合逻辑电路特点任何时刻输出仅取
12、决于当时的输入由门电路构成无反馈线编码器将信号或数据编制、转换为可用以通讯、传输、储存的形式的设备功能：将输入信号（输入线）编成二进制代码译码器锁住在右侧编辑区输入内容译码器实现逻辑函数 注意与或成1 或与成0在右侧编辑区输入内容编码器（了解）u8线-3线二进制普通编码器第四章-组合逻辑电路第四章-组合逻辑电路译码器（输出为标准形式 最大项最小项）二进制译码器01译码器实现逻辑函数02BCD码转十进制译码器 4-10线译码器 IC7442 低电平有效03显示译码器(/驱动器)04多路数据选择器 MUX05数据分配器 控制数码是几,就把输入数据送到第几路输出端062线-4线输出高电平译码器 值为
13、几 第几号输出为1电路（E为0工作 E为1锁住）符号2-4线低电平有效译码器 输入值为输出几号0电路符号2线-4线译码器3线-8线译码器高电平有效 符号低电平有效 IC74138译码器实现逻辑函数高电平有效译码器+或门 最小项低电平有效译码器+与非门 最小项低电平有效译码器+与门 最大项显示译码器(/驱动器)7段数码管显示器 共阴极 逻辑高亮共阳极 逻辑低亮显示译码器/驱动器 7448MSI 4-1 MUX74153(一芯片上有2个4-1MUX)4线-1线MUX n位地址线可控制2n个数据输入u符号8线-1线MUX 74151u在右侧编辑区输入内容多路数据选择器 MUX第四章-组合逻辑电路比较
14、器一位比较器四位比较器 中规模7485比较器级联扩展 2片7485第四章-组合逻辑电路加法器半加器 实现两个一位二进制数相加 S=AB C0=AB01全加器 有来自低位的进位 S=ABCi Ci+1=AB+ACi+BCi02并行加法器03 电路 符号半加器 实现两个一位二进制数相加 S=AB C0=AB全加器 有来自低位的进位 S=ABCi Ci+1=AB+ACi+BCi 符号并行加法器串行进位超前进位（为什么不按串行写C？）第四章-组合逻辑电路组合逻辑电路的竞争冒险（存在相切的卡诺圈有冒险）引入取样脉冲修改设计方案 引入冗余项接入滤波电容05第五章第五章-触发器（锁存器）触发器（锁存器）第五
15、章-触发器（锁存器）同步FF 时钟FF边沿触发触发器（六种合格产品 正负边沿JK D T）遗忘点基本R-S触发器触发器的直接输入主从-FF（脉冲触发）020304050601第五章-触发器（锁存器）下降沿触发JK-FF CMOS边沿D-FF CMOS边沿JK-FF触发器间的转换触发器应用第五章-触发器（锁存器）遗忘点S非为置位端 R非为复位端01与非门构成的基本RS-FF特征方程不同时为002时钟RS-FF特征方程不同时为103为什么RS是Q非04电平触发 边沿触发 脉冲触发区别05异步输入06第五章-触发器（锁存器）遗忘点0201T-D T-JK主从结构 主从FF只能用在CLK信号很窄的场合
16、遗忘点时钟RS-FF特征方程不同时为1异步输入S非为置位端 R非为复位端与非门构成的基本RS-FF特征方程不同时为0电平触发 边沿触发 脉冲触发区别为什么RS是Q非020304050601主从结构 主从FF只能用在CLK信号很窄的场合T-D T-JK遗忘点电平触发 边沿触发 脉冲触发区别u在右侧编辑区输入内容遗忘点异步输入u在右侧编辑区输入内容遗忘点第五章-触发器（锁存器）基本R-S触发器0201或非门构成的RS-FF 输入RS高有效 S与非门构成的基本RS-FF R非与非门构成的基本RS-FF R非电路 符号 真值表 都为0-1时，谁快谁变0 功能描述 功能表状态方程（特征方程）将R非、S非
17、看作整体输入信号 非表示低电平有效状态图和真值表 注意保持时其一可为任意值时序图（波形图）或非门构成的RS-FF 输入RS高有效 Su在右侧编辑区输入内容基本R-S触发器第五章-触发器（锁存器）同步FF 时钟FF同步JK-FF 保持 J(S)翻转03时钟RS-FF S01同步T-FF 0持1转04同步D-FF D(S)02同步FF 时钟FF时钟RS-FF S同步D-FF D(S)同步JK-FF 保持 J(S)翻转同步T-FF 0持1转同步FF 时钟FF时钟RS-FF S电路01特征方程03真值表02符号04同步D-FF D(S)u电路及符号同步FF 时钟FF同步FF 时钟FF同步JK-FF 保持 J(S)翻转电路01符号03特征方程02激励表04同步FF 时钟FF同步T-FF 0持1转符号状态方程第五章-触发器（锁存器）主从-FF（脉冲触发）主从RS-FF主从JK-FF主从T-FF J=K主从D-FF JK主从-FF（脉冲触发）主从RS-FF主从JK-FF主从D-FF JK主从T-FF J=K感谢聆听
