1、u FPGA设计基础理论知识介绍u FPGA硬件设计u FPGA软件设计u Xilinx FPGA器件概述u Xilinx FPGA开发流程2006 CMOS数字集成电路晶体管级、最底层的构成晶体管级、最底层的构成 组合与时序逻辑单元门级电路、最基本的组成单元门级电路、最基本的组成单元半导体存储器数字系统的核心构成数字系统的核心构成2006触发器（Flip-Flop）与锁存器(latch)图 基本的D-Latch图 基本的D-Flip-Flop两者的优点与缺点？2006u FPGA与CPLD/EPLDu ASIC专用集成电路u ASSP专用标准产品u 异构多处理系统2006几种典型数字系统之间
2、u FPGA与CPLD的区别与联系以及应用场景？u FPGA与ASIC的区别与联系以及应用场景？u ASIC与ASSP的区别与联系以及应用场景？u ASIC与ASSP未来的发展方向？u 异构多处理系统的优势何在？u 可编程器件与DSP（MPU）的区别？u 可编程器件与ARM（MCU）的区别？u 可编程器件与GPU的区别？2006专业术语u IP（Intellectual Property）核 即知识产权，是一段具有特定电路功能的硬件描述语言程序即知识产权，是一段具有特定电路功能的硬件描述语言程序 u 软核（Soft Core）用用HDL语言建立的数字系统模型语言建立的数字系统模型u 固核（Fi
3、rm Core）用用HDL建模和综合后生成的网表建模和综合后生成的网表u 硬核（Hard Core）对功率、体积和性能进行了优化，并映射至特定的工艺。对功率、体积和性能进行了优化，并映射至特定的工艺。具体实例包括已完成具体实例包括已完成布局布线的网表，以特定工艺库或全定制物理布图，或两者之组合。布局布线的网表，以特定工艺库或全定制物理布图，或两者之组合。u 网表（netlist）是一个电路的雏形、电路之间硬件的连接形式是一个电路的雏形、电路之间硬件的连接形式u 综合 就是在所给的标准单元库和设计约束的前提下，将对电路的就是在所给的标准单元库和设计约束的前提下，将对电路的HDL高级语言描述，高级
4、语言描述，转化成优化过的门级网表的处理过程转化成优化过的门级网表的处理过程2006Verilog 的抽象n 系统级(system)用高级语言对电路模块的外部性能进行设计和描述n 算法级(algorithmic)用高级语言结构设计算法n RTL级(Register Transfer Level)描述数据在寄存器之间流动和如何处理这些数据n 门级(gate-level)描述逻辑门以及逻辑门之间的连接n 开关级(switch-level)描述器件中三极管和储存节点以及它们之间连接20062006通用系统 平台u 芯片选型芯片选型 功能、性能、接口、资源评估 u 接口预验证接口预验证 高速接口、存储器
5、接口u 原理设计原理设计 电源设计、时钟设计、复位设计、接口设计、加载u 硬件调试硬件调试 在线调试2006通用系统 平台 FPGA的电源设计功耗估计、模拟与数字电源、上电与掉电时序功耗估计、模拟与数字电源、上电与掉电时序 FPGA的时钟设计时钟源选择、内部时钟单元、时钟源选择、内部时钟单元、JitterJitter与与skewskew FPGA的复位设计全局复位、看门狗、同步与异步复位全局复位、看门狗、同步与异步复位 FPGA的加载设计加载方式、加载顺序、加载时间加载方式、加载顺序、加载时间 FPGA的接口设计加载接口、存储器接口、高速接口、电源监控接口加载接口、存储器接口、高速接口、电源监
6、控接口2006通用系统 平台u 设计方法的种类设计方法的种类 原理图设计方法、硬件描述语言设计方法 u 设计思想设计思想 自顶向下、模块化设计u 设计流程设计流程 需求分析、模块划分、设计输入、综合优化、时序收敛u 设计技巧设计技巧 模块复用、面积与速度的互换、流水线、乒乓操作软件设计的几大难点u 异步跨时钟域的处理u 异步设计与亚稳态u 高速设计中的时序收敛u 大规模逻辑设计的总体架构u 大规模逻辑设计中的模块划分u 大规模逻辑设计中的接口互联u 大规模逻辑设计中的资源优化u 大规模逻辑设计中的执行效率FPGA设计的时序分析软件设计的几大难点u 异步跨时钟域的处理u 异步设计与亚稳态u 高速
7、设计中的时序收敛u 大规模逻辑设计的总体架构u 大规模逻辑设计中的模块划分u 大规模逻辑设计中的接口互联u 大规模逻辑设计中的资源优化u 大规模逻辑设计中的执行效率FPGA设计的时序分析FPGA设计的接口互联产生原因FPGA软件设计之时序分析静态时序影响程度动态时序周期约束时序约束边沿约束延时约束时序分析 关键词：建立时间 保持时间 设计必要性产生原因影响程度设计必要性解决问题：板级互联FPGA软件设计之接口互联板级接口拓扑结构：星型、树型、网型、交换型Chip级接口接口协议：PLB、Wishbone、AXI模块接口解决问题：模块间互联拓扑结构：交换型、点对点型接口互联 关键词：PLB总线 w
8、ishbone总线 AXI总线 接口类型：PCI/PCIE、Ethernet等解决问题：芯片级互联拓扑结构：主从型、点对点型接口类型：SRIO、LVDS、bus型28nm工艺节点45nm工艺节点65nm工艺节点Spartan-3Spartan-3Virtex-2Virtex-2Virtex-4Virtex-4Virtex-5Virtex-5Spartan-6Spartan-6Virtex-6Virtex-67 7系列系列16nm工艺节点90nm工艺节点军品级军品级2006Xilinx Xilinx 的的6565纳米工艺节点纳米工艺节点Virtex-5Virtex-5系列系列FPGAFPGAu
9、Virtex-5 LX系列：高性能通用逻辑系列u Virtex-5 LXT系列：具有高速串行连接功能高性能逻辑u Virtex-5 SXT系列：具有高速串行连接功能高性能信号处理应用u Virtex-5 FXT系列：具有高速串行连接功能高性能嵌入式系统应用2006通用系统 平台Xilinx Xilinx 的的4545纳米及其以下工艺节点纳米及其以下工艺节点FPGAFPGA2006通用系统 平台Xilinx Xilinx 的的4545纳米及其以下工艺节点纳米及其以下工艺节点FPGAFPGA常用型号：LX45/75T常用型号：325T常用型号：690T2006通用系统 平台Xilinx Xilin
10、x 的的ZYNQ MPSoCZYNQ MPSoC可以实现异构多处理，具有更高的集成性、可靠性、保密性和智能性可以实现异构多处理，具有更高的集成性、可靠性、保密性和智能性2006通用系统 平台Xilinx Xilinx 的的ZYNQ MPSoCZYNQ MPSoC可以实现异构多处理，具有更高的集成性、可靠性、保密性和智能性可以实现异构多处理，具有更高的集成性、可靠性、保密性和智能性常用型号：7Z0452006关键词：仿真（关键词：仿真（Modelsim/ISMModelsim/ISM）、开发（）、开发（ISEISE）、调试（）、调试（ChipscopeChipscope）综合、实现、布局布线综合
11、、实现、布局布线功能仿真：测试激励、可综合功能仿真：测试激励、可综合HDLHDL前仿真（功能仿真）前仿真（功能仿真）静态时序分析（静态时序分析（STASTA）在线调试（在线调试（ChipscopeChipscope）固化配置文件固化配置文件调试：调试：cdccdc、icon/ila/vioicon/ila/vio2006信号窗口信号窗口波形窗口波形窗口源文件窗口源文件窗口处理子窗口处理子窗口脚本子窗口脚本子窗口工作区子窗口工作区子窗口20062006文件窗口文件窗口波形窗口波形窗口2006并行执行的编程思想，区别于顺序执行软硬件结合的思维方式，区别于软件编程时序收敛的基本条件模块化的设计思想，可复用性稳健性的终极目标FPGAFPGA设计经验分享：设计经验分享：
