1、章总线技术与总线标准章总线技术与总线标准4.14.1总线技术（掌握）总线技术（掌握）总线技术概述总线技术概述总线操作与时序总线操作与时序4.24.2总线标准（理解）总线标准（理解）片内片内AMBAAMBA总线总线PCIPCI系统总线系统总线异步串行通信总线异步串行通信总线总线的表示方法总线的表示方法8 8位数据线（位数据线（DBDB）上图的粗箭头表示是下图实际线路的简略表示4 4一一总线是计算机系统中的总线是计算机系统中的信息传输通道信息传输通道，由系统中，由系统中各个部件所各个部件所共享共享。总线的特点在于总线的特点在于公用性，公用性，总线由多条通信线路（线缆）总线由多条通信线路（线缆）组成
2、组成二二计算机系统通常包含计算机系统通常包含不同种类的总线不同种类的总线，在不同层次上为计算，在不同层次上为计算机组件之间提供通信通路机组件之间提供通信通路三三采用总线的原因采用总线的原因:1.非总线结构的非总线结构的N个设备的互联线组数为个设备的互联线组数为N*(N-1)/22.非总线结构的非总线结构的M发发N收设备间的互联线组数为收设备间的互联线组数为M*N四四采采用总线的优势用总线的优势1.减少部件间连线的数量减少部件间连线的数量2.扩展性好，便于构建系统扩展性好，便于构建系统3.便于产品更新换代便于产品更新换代5 5总线要素总线要素一一线路介质线路介质1.种类：种类：有线（电缆、光缆）
3、、无线（电磁波）有线（电缆、光缆）、无线（电磁波）2.特性特性 原始数据传输率原始数据传输率 带宽带宽 对噪声的敏感性：对噪声的敏感性：内部或外部干扰内部或外部干扰 对失真的敏感性：对失真的敏感性：信号和传输介质之间的互相作用引起信号和传输介质之间的互相作用引起 对衰减的敏感性：对衰减的敏感性：信号通过传输介质时的功率损耗信号通过传输介质时的功率损耗二二总线协议总线协议总线信号：总线信号：有效电平、传输方向有效电平、传输方向/速率速率/格式等格式等电气性能电气性能机械性能机械性能总线时序：总线时序：规定通信双方的联络方式规定通信双方的联络方式总线仲裁：总线仲裁：规定解决总线冲突的方式规定解决总
4、线冲突的方式 如接口尺寸、形状等如接口尺寸、形状等其它：其它：如差错控制等如差错控制等6 6总线协议组件总线协议组件总线分类总线分类7 7按按所处位置所处位置(数据传送范围数据传送范围)片内总线片内总线芯片总线芯片总线（片间总线、元件级总线）（片间总线、元件级总线）系统内总线系统内总线（插板级总线）（插板级总线）系统外总线系统外总线（通信总线）（通信总线）非通用总线非通用总线（与具体芯（与具体芯片有关）片有关）通用标准总线通用标准总线地址总线地址总线控制总线控制总线按按总线功能总线功能数据总线数据总线并行总线并行总线串行总线串行总线按按数据格式数据格式按按时序关系时序关系(握手方式握手方式)同
5、步同步异步异步半同步半同步同步同步异步异步8 8外部总线、外部总线、(系统系统)外总线外总线如并口、串口如并口、串口系统总线、系统总线、(系统系统)内总线内总线如如ISAISA、PCIPCI片片(间间)总线总线三总线形式三总线形式片内总线片内总线单总线形式单总线形式计算机系统的四层总线结构运算器运算器寄存器寄存器控控制制器器CPU存储存储芯片芯片I/O芯片芯片主板主板扩展扩展接口板接口板扩展扩展接口板接口板计算机系统计算机系统其其 他他 计算机计算机系系 统统其其 他他仪仪 器器系系 统统片间总线片间总线:微机系统三总线微机系统三总线地地5V读写读写控制控制读写读写控制控制读写读写控制控制CS
6、H奇地址存奇地址存储体储体8284时钟时钟发生发生器器RESETREADYCBD7 D0D15 D8DBCSL偶地址存偶地址存储体储体CSI/O接口接口ABA0A1 A19BHE STB OE8282锁存器锁存器CPUMN/MX INTA RD CLK WRREADY M/IORESETALEBHE A19-A16 AD15-AD0DEN DT/R TOE 8286 收发器收发器AD15AD01010微机系统中的内总线（插板级总线）11 11微机系统中的外总线（通信总线）1212总线的组织形式总线的组织形式一一组织形式：单总线、双总线，多级总线组织形式：单总线、双总线，多级总线二二单总线单总线
7、特征：存储器和I/O分时使用同一总线优点：结构简单，成本低廉，易于扩充缺点：带宽有限，传输率不高（可能造成物理长度过长）1313双总线双总线一一 特征：存储总线特征：存储总线+I/O总线总线二二 优点：提高了优点：提高了总线带宽和数据传输速率总线带宽和数据传输速率，克服单总线共享，克服单总线共享的限制，以及存储的限制，以及存储/IO访问速度不一致而对总线的要求也访问速度不一致而对总线的要求也不同的矛盾不同的矛盾三三 缺点：缺点：CPU繁忙繁忙1414多级总线多级总线一一 特征：高速外设和低速外设分开使用不同的总线特征：高速外设和低速外设分开使用不同的总线二二 优点：高效，进一步提高系统的传输带
8、宽和数据传输优点：高效，进一步提高系统的传输带宽和数据传输速率速率三三 缺点：复杂缺点：复杂多级总线结构多级总线结构北桥北桥南桥南桥前端总线前端总线Front Side Bus存储存储总线总线高速高速IO总线总线低速低速IO总线总线总线隔离与驱动总线隔离与驱动一一不操作时把功能部件与总线隔离不操作时把功能部件与总线隔离1.1.同一时刻只能有一个部件发送数据到总线上同一时刻只能有一个部件发送数据到总线上二二提供驱动能力提供驱动能力1.1.数据发送方必须提供足够的电流以驱动多个部件数据发送方必须提供足够的电流以驱动多个部件三三提供锁存能力提供锁存能力1.1.具有信息缓存和信息分离能力具有信息缓存和
9、信息分离能力1616总线电路中常用器件总线电路中常用器件一一三态总线驱动器三态总线驱动器1.1.驱动、隔离驱动、隔离2.2.单向、双向单向、双向1717A A0 0B B0 082868286OEOET TA A1 1A A2 2A A3 3A A5 5A A4 4A A6 6A A7 7B B1 1B B2 2B B3 3B B5 5B B4 4B B6 6B B7 7三态：高电平、三态：高电平、低电平、高阻低电平、高阻锁存器锁存器一一信息缓存（有时也具有驱动能力）信息缓存（有时也具有驱动能力）二二信息分离（地址与数据分离）信息分离（地址与数据分离）1818DODO0 0DODO1 1DOD
10、O2 2DODO3 3DODO4 4DODO5 5DODO6 6DODO7 7STBSTBV VCCCC828282821 12 23 34 45 56 67 78 89 910102020191918181717161615151414131312121111DIDI1 1DIDI2 2DIDI3 3DIDI4 4DIDI5 5DIDI6 6DIDI7 7OEOEGNDGNDDIDI0 0总线的性能指标总线的性能指标 一一总线时钟频率：总线上的时钟信号频率总线时钟频率：总线上的时钟信号频率二二总线宽度总线宽度(位宽位宽)：数据线、地址线宽度：数据线、地址线宽度三三总线速率：总线每秒所能传输数
11、据的最大次数。总线速率：总线每秒所能传输数据的最大次数。1.1.总线速率总线速率=总线时钟频率总线时钟频率/总线周期数总线周期数2.2.总线周期数：总线传送一次数据所需的时钟周期数总线周期数：总线传送一次数据所需的时钟周期数 有些几个周期才能传输有些几个周期才能传输1 1个数据个数据四四总线带宽：总线每秒传输的字节数总线带宽：总线每秒传输的字节数五五同步方式同步方式六六总线负载能力总线负载能力19192020总线带宽总线带宽一一总线带宽总线带宽(bus band width)表示单位时间内总线表示单位时间内总线能传送的最大数据量（能传送的最大数据量（bps/Bps）二二用用“总线速率总线速率总
12、线位宽总线位宽/8=时钟频率时钟频率总线位宽总线位宽/(8总线周期数总线周期数)”表示表示三三总线位宽：总线位宽：数据信号线的数目，同一时刻传输的数据信号线的数目，同一时刻传输的数据位数数据位数例例一一CPUCPU的前端总线的前端总线(FSB)(FSB)频率为频率为400MHz400MHz或或800MHz800MHz，总线，总线周期数为周期数为1/4(1/4(即即1 1个时钟周期传送个时钟周期传送4 4次数据次数据)，位宽为，位宽为64bit64bit1.1.则则FSBFSB的带宽为的带宽为40040064/(864/(81/4)=1.28GB/s1/4)=1.28GB/s2.2.或或8008
13、0064/(864/(81/4)=2.56GB/s1/4)=2.56GB/s二二PCIPCI总线的频率为总线的频率为33.3MHz33.3MHz，位宽为，位宽为3232位或位或6464位，总位，总线周期数为线周期数为1 11.1.则则PCIPCI总线的带宽为：总线的带宽为：33.333.332/8=133MB/s32/8=133MB/s2.2.或或33.333.364/8=266MB/s64/8=266MB/s212122224.1.2 总线仲裁总线仲裁一一 总线仲裁总线仲裁(arbitration)也称为总线判决，根据连接到总线上的各功也称为总线判决，根据连接到总线上的各功能模块所承担任务的
14、轻重缓急，预先或动态地赋予它们不同的使用能模块所承担任务的轻重缓急，预先或动态地赋予它们不同的使用总线的优先级，总线的优先级，当有多个模块同时请求使用总线时当有多个模块同时请求使用总线时，总线仲裁电路，总线仲裁电路选出当前优先级最高的那个，并赋予总线控制权选出当前优先级最高的那个，并赋予总线控制权二二 其目的是合理地控制和管理系统中其目的是合理地控制和管理系统中多个主设备的总线请求多个主设备的总线请求，以避免，以避免总线冲突总线冲突三三 分布式分布式(对等式对等式)仲裁仲裁1.控制逻辑分散在连接于总线上的各个部件或设备中控制逻辑分散在连接于总线上的各个部件或设备中2.协议复杂且昂贵，效率高协议
15、复杂且昂贵，效率高四四 集中式集中式(主从式主从式)仲裁仲裁1.采用专门的控制器或仲裁器采用专门的控制器或仲裁器2.总线控制器或仲裁器可以是独立的模块或集成在总线控制器或仲裁器可以是独立的模块或集成在CPU中中3.协议简单而有效，但总体系统性能较低协议简单而有效，但总体系统性能较低特点：各主控模块共用请求信号线和忙信号线，其优先级特点：各主控模块共用请求信号线和忙信号线，其优先级别由其在链式允许信号线上的位置决定；别由其在链式允许信号线上的位置决定；优点：具有较好的灵活性和可扩充性；优点：具有较好的灵活性和可扩充性；缺点：主控模块数目较多时，总线请求响应的速度较慢；缺点：主控模块数目较多时，总
16、线请求响应的速度较慢；主控主控模块模块1主控主控 模块模块2主控主控模块模块N允许允许BG请求请求BR忙忙BB总线仲裁器总线仲裁器特点：各主控模块有独立的请求信号线和允许信号线，其特点：各主控模块有独立的请求信号线和允许信号线，其优先级别由总线仲裁器内部模块判定；优先级别由总线仲裁器内部模块判定；优点：总线请求响应的速度快；优点：总线请求响应的速度快；缺点：扩充性较差；缺点：扩充性较差；主模块主模块1主模块主模块2主模块主模块N允许允许BG请求请求BR忙忙BB总线仲裁器总线仲裁器2525串并行二维仲裁串并行二维仲裁从下一设备主模块主模块1主模块主模块2主模块主模块3允许允许BG请求请求BR忙忙
17、BB总线仲裁器总线仲裁器主模块主模块4到下一设备综合了串行和并行两种仲裁方式的优点和缺点综合了串行和并行两种仲裁方式的优点和缺点(模块模块1和和3为第一组，模块为第一组，模块2和和4为第二组为第二组)：第一组和第二组的优：第一组和第二组的优先级由总裁器内部的设定的优先级决定先级由总裁器内部的设定的优先级决定,每组内部由位每组内部由位置决定优先级（模块置决定优先级（模块1比模块比模块3高，模块高，模块2比模块比模块4高）高）分布式总线仲裁方式分布式总线仲裁方式一一总线上各个设备都有总线仲裁模块总线上各个设备都有总线仲裁模块二二当任何一个设备申请总线，置当任何一个设备申请总线，置“总线忙总线忙”状
18、态，以阻止其他状态，以阻止其他设备同时请求设备同时请求2626IN OUT主设备1IN OUT主设备2IN OUT主设备3IN OUT主设备4IN OUT主设备5总线请求总线忙+5V仲裁线总线27274.1.3 总线操作与时序总线操作与时序一一总线操作总线操作：计算机系统中，通过总线进行信息交换的过程称：计算机系统中，通过总线进行信息交换的过程称为总线操作为总线操作二二总线周期总线周期：总线设备完成一次完整信息交换的时间：总线设备完成一次完整信息交换的时间1.1.读读/写存储器周期写存储器周期2.2.读读/写写IOIO口周期口周期3.3.DMADMA周期周期4.4.中断周期中断周期三三多主控制
19、器多主控制器系统，总线操作周期一般分为系统，总线操作周期一般分为四个阶段四个阶段1.1.总线请求及仲裁阶段、寻址阶段、传数阶段和结束阶段总线请求及仲裁阶段、寻址阶段、传数阶段和结束阶段四四单个主控制器系统，则只需要寻址和传数两个阶段单个主控制器系统，则只需要寻址和传数两个阶段总线主控制器的作用总线主控制器的作用一一总线系统的资源分配与管理总线系统的资源分配与管理二二提供总线定时信号脉冲提供总线定时信号脉冲三三负责总线使用权的仲裁负责总线使用权的仲裁四四不同总线协议的转换和不同总线间数据传输的缓冲不同总线协议的转换和不同总线间数据传输的缓冲28282929总线时序总线时序一一总线时序总线时序是指
20、总线事件的协调方式，以实现可靠的是指总线事件的协调方式，以实现可靠的寻址和数据传送寻址和数据传送二二总线时序类型总线时序类型1.1.同步同步：所有设备都采用一个统一的时钟信号来协调：所有设备都采用一个统一的时钟信号来协调收发双方的定时关系收发双方的定时关系2.2.异步异步：依靠传送双方互相制约的握手：依靠传送双方互相制约的握手(handshake)(handshake)信信号来实现定时控制号来实现定时控制3.3.半同步半同步：具有同步总线的高速度和异步总线的适应：具有同步总线的高速度和异步总线的适应性性3030同步并行总线时序同步并行总线时序一一特点特点1.1.系统使用系统使用同一时钟信号同一
21、时钟信号控制各模块完成数据传输控制各模块完成数据传输2.2.一般一次读写操作可在一个时钟周期内完成，时钟前、一般一次读写操作可在一个时钟周期内完成，时钟前、后沿分别指明总线操作周期的开始和结束后沿分别指明总线操作周期的开始和结束3.3.地址、数据及读地址、数据及读/写等控制信号可在时钟沿处改变写等控制信号可在时钟沿处改变二二优点：优点：电路设计简单，总线带宽大，数据传输速率快电路设计简单，总线带宽大，数据传输速率快三三缺点：缺点：时钟以最慢速设备为准，高速设备性能将受到影时钟以最慢速设备为准，高速设备性能将受到影响响同步时钟地址信号数据信号控制信号延时延时3131异步并行总线时序异步并行总线时
22、序一一特点：系统中可以特点：系统中可以没有统一的时钟源没有统一的时钟源，模块之间依靠各种联，模块之间依靠各种联络（握手）信号进行通信，以确定下一步的动作络（握手）信号进行通信，以确定下一步的动作二二优点：优点：全互锁方式可靠性高，适应性强全互锁方式可靠性高，适应性强三三缺点：缺点：控制复杂，交互的联络过程会影响系统工作速度控制复杂，交互的联络过程会影响系统工作速度地址信号地址信号数据信号数据信号主设备主设备联络信号联络信号从设备从设备联络信号联络信号 准备好接收准备好接收（M发送地址信号）发送地址信号）已收到数据已收到数据（M撤销地址信号）撤销地址信号）完成一次传送完成一次传送（S撤销数据信号
23、）撤销数据信号）已送出数据已送出数据（S发送数据信号）发送数据信号）3232半同步并行总线时序半同步并行总线时序一一 特点：同时使用主模块的特点：同时使用主模块的时钟信号和从模块的和从模块的联络信号二二 优点：优点：兼有同步总线的速度和异步总线的可靠性与适应性兼有同步总线的速度和异步总线的可靠性与适应性 总线周期 T1 T2 T3TW T4 CLK M/IO 0读 I/O,1读存储器 A19/S6A16/S3 BHE/S7 ALE READY AD15AD0 RD DT/R DEN 地址输出 浮空 数据输入 采样 BHE，A19A16 S7S3 Ready信号可作信号可作为慢速设为慢速设备的异
24、步备的异步联络信号联络信号CLK信号信号作为快速作为快速设备的同设备的同步时钟信步时钟信号号4.2 总线标准总线标准一一总线标准包括：总线标准包括：1.1.逻辑规范：逻辑信号电平逻辑规范：逻辑信号电平2.2.时序规范时序规范3.3.电气规范电气规范4.4.机械规范机械规范5.5.通信协议通信协议3333ATA（Advanced Technology Attachment）SCSI（Small Computer System Interface）16位的位的PC/AT（ISA）总线）总线32位的位的PC386（EISA）总线）总线32位或位或64位的位的PCI局部总线局部总线VXI、IEEE48
25、8(GPIB)常用总线分类常用总线分类串行总线串行总线并行总线并行总线RS232、USB、1394、SPI、现场总线、现场总线SATA、SAS系统外总线系统外总线系系统统内内总总线线常见总线分类常见总线分类总线总线类型类型数据传送数据传送格式格式时序控制方式时序控制方式支持支持PnPPnP(即插即用即插即用)位置分类位置分类PCIPCI并行并行同步同步PnPPnP系统内总线系统内总线ISAISA并行并行同步同步不支持不支持系统内总线系统内总线USBUSB串行串行同步或异步同步或异步PnP,PnP,热插拔热插拔系统外总线系统外总线SPISPI串行串行同步同步不支持不支持系统外总线系统外总线I I
26、2 2C C串行串行同步同步不支持不支持系统外总线系统外总线RS232RS232RS422RS422RS485RS485串行串行异步异步不支持不支持系统外总线系统外总线36364.2.1 SoC的片内总线的片内总线一一片上总线特点片上总线特点1.1.简单高效简单高效 结构简单：占用较少的逻辑单元结构简单：占用较少的逻辑单元 时序简单：提供较高的速度时序简单：提供较高的速度 接口简单：降低接口简单：降低IP核连接的复杂性核连接的复杂性2.2.灵活，具有可复用性灵活，具有可复用性 地址地址/数据宽度数据宽度可变、可变、互联结构互联结构可变、可变、仲裁机制仲裁机制可变可变3.3.功耗低功耗低 信号尽
27、量不变、单向信号线功耗低、时序简单信号尽量不变、单向信号线功耗低、时序简单二二片内总线标准片内总线标准1.1.ARMARM的的AMBA AMBA、IBMIBM的的CoreConnectCoreConnect2.2.SilicoreSilicore的的WishboneWishbone、AlteraAltera的的AvalonAvalon3737ARM的的AMBA:Advanced Microcontroller Bus Architecture一一先进先进高性能总线高性能总线AHBAHB （Advanced High-performance BusAdvanced High-performanc
28、e Bus）1.1.适用于高性能和高吞吐设备之间的连接，如适用于高性能和高吞吐设备之间的连接，如CPUCPU、片上存片上存储器、储器、DMADMA设备、设备、DSPDSP等等二二先进先进系统总线系统总线ASBASB（Advanced System BusAdvanced System Bus）1.1.适用于高性能系统模块。与适用于高性能系统模块。与AHBAHB的主要不同是读写数据的主要不同是读写数据采用了一条双向数据总线采用了一条双向数据总线三三先进先进外设总线外设总线APBAPB（Advanced Peripheral BusAdvanced Peripheral Bus）1.1.适用于低功
29、耗外部设备，经优化减少了功耗和接口复杂适用于低功耗外部设备，经优化减少了功耗和接口复杂度度2.2.适合较复杂的应用，需要遵守较简单的操作协议；拥有适合较复杂的应用，需要遵守较简单的操作协议；拥有众多的第三方支持众多的第三方支持A R M 处 理处 理器核器核宽带片上宽带片上RAMD M A 控 制控 制器器宽带外部宽带外部RAM接口接口桥桥UART PIO定时定时器器键盘控键盘控制器制器AHB或或ASB总线总线APB总线总线AHB的特性的特性：单个时钟边沿操作；单个时钟边沿操作；非三态的实现方式；非三态的实现方式；支持突发传输；支持突发传输；支持分段传输；支持分段传输；支持多个主控制器（最多支
30、持多个主控制器（最多16个模块）；个模块）；可配置可配置32位位128位总线宽度；位总线宽度；支持字节、半字和字的传输。支持字节、半字和字的传输。典型的典型的AMBA构架构架4.2.2 PCI总线总线一一PCI(Peripheral Component Interconnect)PCI(Peripheral Component Interconnect)，外部，外部设备互连总线，在设备互连总线，在CPUCPU与外设之间提供了一条独立的与外设之间提供了一条独立的数据通道，使得每种设备都能直接与数据通道，使得每种设备都能直接与CPUCPU联系，联系，支持支持即插即用即插即用二二PCIPCI总线信号
31、总线信号1.1.必备的必备的PCIPCI总线信号包括地址信号、数据信号、接口总线信号包括地址信号、数据信号、接口控制信号、错误报告信号、仲裁信号和系统信号控制信号、错误报告信号、仲裁信号和系统信号2.2.可选的可选的PCIPCI总线信号包括总线信号包括6464位总线扩展信号、接口控位总线扩展信号、接口控制信号、中断信号、制信号、中断信号、CacheCache支持信号和边界扫描信号支持信号和边界扫描信号3939PCI总线架构总线架构一一PCIPCI总线是多层次总线总线是多层次总线4040PCI总线插座示意图总线插座示意图一一根据电源电压和位数不同分为根据电源电压和位数不同分为4 4种种二二长插槽
32、长插槽188188针，短插槽针，短插槽124124针针4141PCI插槽实物照片插槽实物照片4242PCI总线信号总线信号434344444.2.3 异步串行通信总线异步串行通信总线一一 串行总线上的信息则按位传输，通常只需串行总线上的信息则按位传输，通常只需1 1根或根或2 2根数据线，根数据线，没有地址总没有地址总线、控制总线线、控制总线二二 采用差分信号采用差分信号(differential signal)(differential signal)传输技术传输技术三三 具有低功耗、低误码率、低串扰和低辐射等优点具有低功耗、低误码率、低串扰和低辐射等优点四四 高速串行总线的三大特征高速串行
33、总线的三大特征1.1.差分信号传输差分信号传输2.2.以数据包形式传送信息以数据包形式传送信息(地址、数据、命令地址、数据、命令)3.3.点对点通信点对点通信五五 串行通信的通信方式、距离、速率、差错控制、传输方式串行通信的通信方式、距离、速率、差错控制、传输方式COMCOM口口 RS-232RS-232、RS-485RS-485串行通信接口串行通信接口USBUSB接口接口SPI/QSPISPI/QSPI串行扩展接口串行扩展接口I I2 2C CMicrowireMicrowire4545串行数据的通信方式串行数据的通信方式一一 单工单工二二 半双工半双工三三 双工双工四四 多工多工并行数据的
34、传送速率可用并行数据的传送速率可用总线带宽（总线带宽（MB/s）来表示，来表示，而串行数据的传送速率可以有两种表示方式：而串行数据的传送速率可以有两种表示方式：比特率（比特率（bits/s）波特率（波特率（baut/s）波特率描述了硬件性能，它与比特率的关系是：波特率描述了硬件性能，它与比特率的关系是：基波传送方式下基波传送方式下载波传送方式下载波传送方式下 如某相位调制系统中可能发送的相位状态有如某相位调制系统中可能发送的相位状态有0 0（代表数据（代表数据“00”00”）、）、/2/2（代表数据（代表数据“01”01”）、）、（代表数据（代表数据“10”10”）、）、3/23/2（代表数据
35、（代表数据“11”11”）四种，则通信线路的相位状态每改变一）四种，则通信线路的相位状态每改变一次将送出两位数据，这时比特率次将送出两位数据，这时比特率2 2波特率。波特率。常用的标准波特率包括常用的标准波特率包括110110、300300、12001200、24002400、48004800、96009600、1920019200波特等。波特等。通信线路状态改变一次即送出一位数据，通信线路状态改变一次即送出一位数据，比特率波特率比特率波特率通信线路状态改变一次可能送出通信线路状态改变一次可能送出n位数据，位数据，比特率比特率n波特率波特率系统单位时间内传送有效系统单位时间内传送有效二进制数据
36、的位数二进制数据的位数通信线路上的基本通信线路上的基本电信号状态的变化频率电信号状态的变化频率4747串行通信传输距离串行通信传输距离一一串行数据在串行数据在基带传送基带传送方式下（指信号按原样传方式下（指信号按原样传输），通常只能传输几十米至几百米，并且传输），通常只能传输几十米至几百米，并且传输速率越大，传输距离越短输速率越大，传输距离越短二二调制解调方法包括频移键控调制解调方法包括频移键控FSKFSK、幅移键控、幅移键控ASKASK、相移键控相移键控PSKPSK等方式等方式串串行行接接口口MODEMMODEM计计算算机机串串行行接接口口计计算算机机串串行行接接口口4848通讯控制方式通讯
37、控制方式一一串行同步：收发双方需要使用（传送）串行同步：收发双方需要使用（传送）同一时钟信同一时钟信号号二二串行异步：双方时钟串行异步：双方时钟不要求严格同步不要求严格同步 发发送送方方在在时时钟钟信信号号的的下下降降沿沿发发送送字字节节 接接收收方方在在时时钟钟信信号号的的上上升升沿沿接接收收字字节节 0 1 1 0 0 0 0 1 位 时时钟钟 数数据据(6 61 1H H)位 串行同步串行同步同步方式：传输信息的同步方式：传输信息的字节与字节字节与字节之间、之间、位与位位与位之间均与时之间均与时钟严格同步钟严格同步通常以数据块为通常以数据块为基本单位基本单位进行传送进行传送4949串行通
38、信的差错控制串行通信的差错控制一一检错：检错：如何发现传输中的错误，奇偶校验如何发现传输中的错误，奇偶校验二二纠错：纠错：发现错误后发现错误后,如何消除和纠正错误，如何消除和纠正错误，CRCCRC三三差错控制方式差错控制方式1.1.检错重发检错重发ARQ(Automatic Repeat Request)ARQ(Automatic Repeat Request)：接收端检：接收端检错并要求重发，要反馈，通信效率低，差错控制简错并要求重发，要反馈，通信效率低，差错控制简单单2.2.前向纠错前向纠错FEC(Forward Error Correction)FEC(Forward Error Cor
39、rection)：接收端纠正：接收端纠正错误，差错控制电路复杂错误，差错控制电路复杂3.3.混合纠错混合纠错HEC(Hybrid Error Correction)HEC(Hybrid Error Correction)：综合前：综合前2 2者，者，误码率低误码率低差错控制方法差错控制方法1.奇偶校验位奇偶校验位是一个表示给定位数的二进制数中 1 的个数是奇数还是偶数的二进制数。奇偶校验位是最简单的错误检测码。2.CRC即即循环冗余校验码循环冗余校验码（Cyclic Redundancy Check）：是数）：是数据通信领域中最常用的一种差错校验码，其特征是信息字段和校据通信领域中最常用的一种
40、差错校验码，其特征是信息字段和校验字段的长度可以任意选定。验字段的长度可以任意选定。异步串行通信中常见的错误异步串行通信中常见的错误一奇偶校验错：是指接收方接收到的数据中是指接收方接收到的数据中1 1的个数的个数与奇偶校验位不符，通常是由干扰引起的，发生这与奇偶校验位不符，通常是由干扰引起的，发生这种错误时接收方应该要求发送方种错误时接收方应该要求发送方重新发送重新发送二溢出错：是指接收方与发送方的是指接收方与发送方的速率不匹配速率不匹配，接受，接受方没有来得及处理接收来的数据，发送方已经发送方没有来得及处理接收来的数据，发送方已经发送来下一个数据，造成数据丢失。可以通过降低发送来下一个数据，
41、造成数据丢失。可以通过降低发送方的发送速率或者在接收方设置多级缓冲结构等方方的发送速率或者在接收方设置多级缓冲结构等方法来减少这种错误法来减少这种错误三帧格式错：是指接收方接受的字符格式与协议不符是指接收方接受的字符格式与协议不符，这种错误多半是由，这种错误多半是由双方协议不明确双方协议不明确或干扰引起的或干扰引起的 5252异步串行通信的数据接收异步串行通信的数据接收一一 以以字符为基本单位字符为基本单位二二 帧间异步帧间异步，无需使用（传送）同一时钟源，收发双方，无需使用（传送）同一时钟源，收发双方的时钟在误差范围内的时钟在误差范围内三三 帧内帧内各位按固定时序和顺序传送各位按固定时序和顺
42、序传送5353异步串行通信接收判决异步串行通信接收判决一一收发双方的本地时钟波特率因子收发双方的本地时钟波特率因子n n波特率波特率(波特率因子波特率因子n n表示每个数据位的总时间是时钟周期表示每个数据位的总时间是时钟周期T T的的n n倍倍)Tn16时起始位起始位数据位数据位b0接收方检测接收方检测到低电平到低电平连续检测到连续检测到8 8次次低电平后确认低电平后确认收到起始位收到起始位收到起始位后每隔收到起始位后每隔1616个时钟个时钟脉冲脉冲T T对数据线采样对数据线采样1 1次，以次，以确保可以在稳定状态接收到确保可以在稳定状态接收到该该bitbit数据数据8T16T16T接收到接收
43、到的信号的信号本地本地时钟时钟5454异步通信数据帧结构异步通信数据帧结构一一 1 1位起始位位起始位(固定为低电平固定为低电平)，再从最低位（，再从最低位（b0b0）开始传）开始传送送7 7位信息位，然后是位信息位，然后是1 1位奇偶校验位，最后是位奇偶校验位，最后是1 1位（或位（或1.51.5位、位、2 2位）停止位位）停止位(一般为高电平一般为高电平)空 闲 位 第n个 字 符 第n+1个 字 符 起 始 奇 偶 校 验 停 止 起 始 1 1 1 0 1/0 1/0 1/0 1/0 1/0 1/0 1/0 1/0 1/0 1/0 0 1 1 1 1 b0 b1 b2 b3 b4 b5
44、 b6 偶校验、一位停止位偶校验、一位停止位时传送数据时传送数据53H53H时的时的波形波形停停止止位位校校验验位位D6D5D4D3D2D1D0起起始始位位1 0 1 0 1 0 0 1 1 0计算机串口参数设置界面计算机串口参数设置界面一般一般PC机上会有一到两组机上会有一到两组 RS-232 接接口，分别称为口，分别称为 COM1 和和 COM2。弹出本界面的操作方法：弹出本界面的操作方法：【我的电脑我的电脑】-右键右键【管理管理】-【左方：系统工具左方：系统工具-设备管理器设备管理器】-【右方：端口右方：端口(COM和和LPT)】-【双击：通讯端口双击：通讯端口COM】-【端口设置端口设置】RS-422/423、485标准 与与RS-232CRS-232C兼容兼容,但采用但采用差分方式接收差分方式接收 支持更高的传输速率：最大支持更高的传输速率：最大10Mb/S10Mb/S 支持更远的传送距离支持更远的传送距离:最大最大1219M1219M 改善接口的电气特性改善接口的电气特性:TTL:TTL电平信号转换成电平信号转换成差分信号差分信号A,BA,B两路输出两路输出 支持多点数据通信支持多点数据通信
