1、第三章第三章 时序逻辑电路时序逻辑电路双稳态触发器是构成时序逻辑电路的基本逻辑部件。双稳态触发器是构成时序逻辑电路的基本逻辑部件。它有两个稳定的状态：它有两个稳定的状态：0 0状态和状态和1 1状态；状态；在不同的输入情况下，它可以被置成在不同的输入情况下，它可以被置成0 0状态或状态或1 1状态；状态；当输入信号消失后，所置成的状态能够保持不变。当输入信号消失后，所置成的状态能够保持不变。所以，触发器可以记忆所以，触发器可以记忆1 1位二值信号。位二值信号。3.1 触发器（触发器（flip flop)触发器的分类触发器的分类逻辑功能逻辑功能 RS触发器触发器 D触发器触发器 JK触发器触发器
2、 T触发器触发器结构形式结构形式 同步触发器同步触发器 主从触发器主从触发器 边沿触发器和维持阻塞触发器边沿触发器和维持阻塞触发器触发方式触发方式QSRQRDSDQQ 0 1 0 1(复位复位)1 0 1 0(置位置位)1 1 保持原状保持原状 0 0 不确定不确定3.1.1基本基本 R-S触发器触发器功能及其逻辑符号功能及其逻辑符号(reset-置置0）(set-置置1）低电平有效R SnQ1nQ功 能0 0 00 0 1不 用不 用不 允 许0 1 00 1 10001nQ置01 0 01 0 11111nQ置11 1 01 1 101nnQQ 1保 持特性表（真值表）特性表（真值表）现态
3、：触发器接收输入信号之前的状现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。态，也就是触发器原来的稳定状态。次态：触发器接收输入信号之后所处次态：触发器接收输入信号之后所处的新的稳定状态的新的稳定状态。基本基本 R-S触发器触发器 Qn0001111000011011RS次态次态Qn+1的卡诺图的卡诺图约束条件 1)(1SRQRSQRSQnnn特性方程特性方程触发器的特性方程特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式基本基本 R-S触发器触发器Q,Q 输出端输出端 基本的基本的R-S触发器触发器组成：用组成：用2个与非门个与非门(或或非门或或非门)构成构成&
4、RDSDQQRD RESET直接复位端直接复位端S D SET直接置位端直接置位端基本基本 R-S触发器触发器R-S触发器真值表触发器真值表RDSDQQ 0 1 0 1(复位复位)1 0 1 0(置位置位)1 1 保持原状保持原状 0 0 不确定不确定011100RD=0同时同时SD=1时时,Q=0。故。故RD称为称为复位端复位端,或称为或称为清清0端端&RDSDQQ基本基本 R-S触发器触发器R-S触发器真值表触发器真值表011100RDSDQQ 0 1 0 1(复位复位)1 0 1 0(置位置位)1 1 保持原状保持原状 0 0 不确定不确定&RDSDQQSD=0同时同时RD=1时时,Q=
5、1。故。故SD称为称为置位端置位端,或称为或称为置置1端端基本基本 R-S触发器触发器&RDSDQQR-S触发器真值表触发器真值表RDSDQQ 0 1 0 1(复位复位)1 0 1 0(置位置位)1 1 保持原状保持原状 0 0 不确定不确定111100 指指R、S从从01或或10变成变成11时时,输出端状态不变输出端状态不变基本基本 R-S触发器触发器&RDSDQQR-S触发器真值表触发器真值表RDSDQQ 0 1 0 1(复位复位)1 0 1 0(置位置位)1 1 保持原状保持原状 0 0 不确定不确定001111 指指RD、SD同时从同时从00变成变成11时时,输出端状态不定输出端状态不
6、定基本基本 R-S触发器触发器R-S触发器真值表触发器真值表RDSDQQ 0 1 0 1(复位复位)1 0 1 0(置位置位)1 1 保持原状保持原状 0 0 不确定不确定 指指RD、SD同时从同时从00变变成成11时时,输出端状态不定输出端状态不定&RDSDQQ00111111&RDSDQQ001111110000即即Q、Q也可能是也可能是01,也可能是也可能是10设计电路时此种情况设计电路时此种情况应避免应避免在用与非门组成的基本在用与非门组成的基本RS触发器中，设初始状态为触发器中，设初始状态为0，已输入，已输入R、S的波形图，画出两输出端的波形图。的波形图，画出两输出端的波形图。RSQ
7、QQSRQ低电平有效波形图波形图基本基本 R-S触发器触发器RS 逻辑符号：逻辑符号：QQSR 由于该触发器的触发信号是高电平由于该触发器的触发信号是高电平有效，因此在逻辑符号的输入端处没有效，因此在逻辑符号的输入端处没有小圆圈。有小圆圈。QQ高电平有效波形图波形图基本基本 R-S触发器触发器基本触发器的特点总结：基本触发器的特点总结：（1 1）有两个互补的输出端，有两个稳定的状态。）有两个互补的输出端，有两个稳定的状态。（2 2）有复位（）有复位（Q=0Q=0）、置位（）、置位（Q=1Q=1）、保持原状态三）、保持原状态三种功能。种功能。（3 3）R R为复位输入端，为复位输入端，S S为置
8、位输入端，可以是低电为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结平有效，也可以是高电平有效，取决于触发器的结构。构。（4 4）由于反馈线的存在，无论是复位还是置位，有）由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，即效信号只需要作用很短的一段时间，即“一触即一触即发发”。基本基本 R-S触发器触发器数字系统中为了协调各部分的数字系统中为了协调各部分的动作，要求某些触发器于同一动作，要求某些触发器于同一时刻动作，为此必须引入？时刻动作，为此必须引入？同步信号同步信号只有在同步信号只有在同步信号到来的时候才能到来的时候才能改变状态改变状态时钟脉冲时
9、钟脉冲Clock pulseCP:时钟脉冲时钟脉冲(Clock Pulse)3.1.2 3.1.2 同步同步RS(RS(时钟控制电平触发）触发器时钟控制电平触发）触发器 给触发器加一个时钟控制端给触发器加一个时钟控制端CP，只有在，只有在CP端上出现时钟脉冲时，端上出现时钟脉冲时，触发器的状态才能改变。这种触发器称为同步触发器。触发器的状态才能改变。这种触发器称为同步触发器。1 1同步同步RS触发器的电路结构触发器的电路结构&GGQQ12&RSCP3G4GQQ1S1R C1CP触发器功能表触发器功能表CP:时钟脉冲时钟脉冲(Clock Pulse)R、S控制端控制端CP R S Q n+1 说
10、明说明 1 0 0 Qn 保持保持 1 0 1 1 置置1 1 1 0 0 清清0 1 1 1 不定不定 避免避免 0 Qn 保持保持同步同步R-S触发器触发器QQ1S1R C1CP时钟控制时钟控制电平触发电平触发的的R-SR-S触发器触发器(续续)时钟控制时钟控制 只只有有CP=1时时,输出输出端状态才能改端状态才能改变变电平触发电平触发 在在CP=1时时,控制端控制端R、S的电的电平平(1或或0)发生变化时发生变化时,输出端状态才改变输出端状态才改变CP R S Q n+1 说明说明 1 0 0 Qn 保持保持 1 0 1 1 置置1 1 1 0 0 清清0 1 1 1 不定不定 避免避免
11、 0 Qn 保持保持用途用途:D触发器和触发器和J-K触发器的内部电路触发器的内部电路同步同步R-S触发器触发器Q QSD RDG1 G2G3 G4&S C R(a)电路构成 Q Q(b)逻辑符号&SD S C R RDC0时，触发器保持原来状态不变。C1时，工作情况与基本RS触发器相同。同步同步R-S触发器触发器直接置位直接置位清零端清零端波形图波形图 已知已知同步同步RS触发器触发器的输入波形，画出输出波形图。的输入波形，画出输出波形图。SRCPQQ同步同步R-S触发器触发器QQ1S1R C1CPQSRQQQ1S1R C1CP约束条件 1)(1SRQRSQRSQnnn10 nnQSRQR
12、S约束条件R-S触发器触发器触发器的输入有约束条件触发器的输入有约束条件 麻烦！麻烦！难免有不符合输入约束条件的信号难免有不符合输入约束条件的信号 能否改进？能否改进？CP=1期间有效期间有效3.2.2 D触发器触发器1.时钟控制电平触发的时钟控制电平触发的D触发器触发器CP R S Q n+1 说明说明 1 0 0 Qn 保持保持 1 0 1 1 置置1 1 1 0 0 清清0 1 1 1 不定不定 避免避免 0 Qn 保持保持1D&RDSDQQ&RSCP其他两种情况不会出现其他两种情况不会出现同步同步D触发器触发器 时钟控制电平触发的时钟控制电平触发的D触发器触发器 功能表功能表 CP D
13、 Q n+1 1 0 0 1 1 1 0 Q nCP=1时时,Q n+1=DCP=0时时,保持原状保持原状D D触发器具有触发器具有数据记忆功能数据记忆功能RDSDDCPQQD Qn+1 0 0 1 1 功能表功能表逻辑符号逻辑符号D CQQDRDSD触发器触发器同步同步D触发器触发器CP=1时时,Q n+1=DCP=0时时,保持原状保持原状置位和清零不受置位和清零不受时钟的控制时钟的控制CPDQQ例：画出同步例：画出同步D触发器的输出波形。触发器的输出波形。D CQQDRDSD 触发器触发器 对输入信号无约束对输入信号无约束Q n+1=DR S 触发器触发器 对输入信号有约束对输入信号有约束
14、1nnQSRQ遗憾：虽然解决了对输入信号的约束问题，功能遗憾：虽然解决了对输入信号的约束问题，功能减少了，控制信号变为一个了减少了，控制信号变为一个了如何设计一个功能更完善的触发器如何设计一个功能更完善的触发器 并且没有输并且没有输入信号的限制要求？入信号的限制要求？JKJK触发器触发器J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 nQ功能表功能表逻辑符号逻辑符号CQQKJDRDSJK触发器有两个输入控制端触发器有两个输入控制端J、K，它，它的功能最完善的功能最完善JK触发器触发器JKJK触发器触发器J 置位置位K clean3 3JKJK触发器逻辑功能的几种表示方法触发器逻
15、辑功能的几种表示方法(1(1）功能表：）功能表：（2 2）特性方程：）特性方程：Qn+1J K功能功能QnJK触发器触发器功能表功能表 0 1 0 1输出状态输出状态同同J J状态状态0001 1 0 1 0输出状态输出状态同同J J状态状态11011 11 101100 00 0保持保持0101Qn=QnnnnQKQJQ 1110100J00111Kn0100QQn+1101JKJK触发器触发器（3 3）状态转换图）状态转换图（4 4）驱动表）驱动表0 00 11 01 1Qn Qn+10 1 1 0J K JK触发器的驱动表触发器的驱动表 Qn+1J K功能功能QnJK触发器触发器功能表功
16、能表 0 1 0 1输出状态输出状态同同J J状态状态0001 1 0 1 0输出状态输出状态同同J J状态状态11011 11 101100 00 0保持保持0101Qn=Qn01J=K=0J=K=1K=J=K=01J=JKJK触发器触发器T 0 1 nQnQ1nQ功能表功能表T触发器触发器T触发器触发器1nnnnQTQTQTQT触发器特性方程：触发器特性方程：0 00 11 01 1 T Qn 0 1 1 0 Qn+1 功能功能 T触发器的功能表触发器的功能表 Qn+1=QnQn+1=Qn触发器的分类触发器的分类逻辑功能逻辑功能 RS触发器触发器 D触发器触发器 JK触发器触发器 T触发器
17、触发器结构形式结构形式 同步触发器同步触发器 主从触发器主从触发器 边沿触发器和维持阻塞触发器。边沿触发器和维持阻塞触发器。触发方式触发方式学习触发器的重点 1。着重每种触发器所实现的逻辑功能nnnQKQJQ 1RS触发器触发器 D触发器触发器 JK触发器触发器 T触发器触发器1nnnnQTQTQTQ1nnQSRQQ n+1=D学习触发器的重点 2控制信号作用后什么时刻使触发器的状态发生翻转控制信号作用后什么时刻使触发器的状态发生翻转同步触发器同步触发器主从触发器主从触发器 边沿触发器和维持阻塞触发器边沿触发器和维持阻塞触发器数字系统中为了协调各部分的数字系统中为了协调各部分的动作，要求某些触
18、发器于同一动作，要求某些触发器于同一时刻动作，为此必须引入？时刻动作，为此必须引入？同步信号同步信号只有在同步信号只有在同步信号到来的时候才能到来的时候才能改变状态改变状态时钟脉冲时钟脉冲Clock pulseCP:时钟脉冲时钟脉冲(Clock Pulse)同步触发器同步触发器结构简单、速度快。结构简单、速度快。只要只要CP存在就可以翻转，容易造成存在就可以翻转，容易造成空翻。空翻。CPDQ空翻空翻在一个时钟脉冲周期中，触发器发生多在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做次翻转的现象叫做空翻空翻。RDSDDCPQQ各触发器的同步工作如何更可靠？各触发器的同步工作如何更可靠？一个脉冲来
19、了，触发器的输出至多翻转一次！一个脉冲来了，触发器的输出至多翻转一次！各触发器的同步工作如何更可靠？各触发器的同步工作如何更可靠？一个脉冲来了，触发器的输出至多翻转一次！一个脉冲来了，触发器的输出至多翻转一次！同步触发器同步触发器cp1期间期间输入改变多输入改变多次，输出会改变多次（空翻）次，输出会改变多次（空翻）如何改进？如何改进？边沿触发方式边沿触发方式边沿触发方式边沿触发方式为了免除为了免除CP=1期间输入控制电平不许期间输入控制电平不许改变的限制，可采用改变的限制，可采用边沿触发边沿触发方式。其特方式。其特点是：触发器只在时钟跳转时发生翻转，点是：触发器只在时钟跳转时发生翻转，而在而在
20、CP=1或或CP=0期间，输入端的任何变期间，输入端的任何变化都不影响输出。化都不影响输出。如果翻转发生在上升沿就叫如果翻转发生在上升沿就叫“上升沿触上升沿触发发”或或“正边沿触发正边沿触发”。如果翻转发生在。如果翻转发生在下降沿就叫下降沿就叫“下降沿触发下降沿触发”或或“负边缘触负边缘触发发”。逻辑符号逻辑符号CQQCQQ负沿触发负沿触发正沿触发正沿触发维持阻塞型维持阻塞型D触发器触发器的引脚功能的引脚功能符号符号RD 直接清直接清0端端(复位端复位端)R=0,S=1时时,Q=0SD 直接置直接置1端端(置位端置位端)R=1,S=0时时,Q=1 小圈小圈 表示低电平有效表示低电平有效D数据数
21、据输入端输入端CP时钟时钟脉冲脉冲Q、Q 输出端，输出端，Q的小圈的小圈 表示是反相输出端表示是反相输出端,即即Q总是与总是与Q相反相反RDSDDCPQQ维持阻塞型维持阻塞型D触发器触发器的引脚功能的引脚功能(续续)功能表功能表CP Q n+1 D触发方式触发方式:边沿触发边沿触发 (时钟上升沿触发时钟上升沿触发)功能表说明：功能表说明：在在CP上升沿时，上升沿时，Q等于等于D；在在CP高电平、低电平和下降沿高电平、低电平和下降沿时，时，Q保持不变保持不变RDSDDCPQQ时钟下降沿触发的时钟下降沿触发的维持阻塞型维持阻塞型D触发器触发器RDSDDCPQQ功能表功能表CP Q n+1 D功能表
22、说明：功能表说明：在在CP下降沿时，下降沿时，Q等于等于D；在在CP高电平、低电平和上升沿高电平、低电平和上升沿时，时，Q保持不变保持不变已知维持已知维持阻塞阻塞D D触发器的输入波形，触发器的输入波形，画出输出波形图。画出输出波形图。解：解：在波形图时，应注意以下两点：在波形图时，应注意以下两点：（1 1）触发器的触发翻转发生在）触发器的触发翻转发生在CPCP的上升沿。的上升沿。（2 2）判断触发器次态的依据是）判断触发器次态的依据是CPCP上升沿前一瞬间输入端上升沿前一瞬间输入端D D的状态。的状态。24135CPDQRDSDDCPQQ课堂练习课堂练习题目题目:时钟时钟CP及输入信号及输入
23、信号D 的波形如图所示的波形如图所示,试画试画 出各触发器输出端出各触发器输出端Q的波形的波形,设各输出端设各输出端Q的的 初始状态初始状态=0.DQDCPQ1Q2DQDCPDQDCPQ1课堂练习课堂练习(续续)CPDQ1课堂练习课堂练习(续续)Q2DQDCPCPDQ1 J、K控制端的功能控制端的功能QQRSJKCPCP上升沿触发上升沿触发边沿触发方式的边沿触发方式的J-K触发器触发器J K CP Q n+1 说明说明0 0 Q n 保持保持0 1 0 清清01 0 1 置置11 1 Q n 翻转翻转 0,1 Q n CP 下降沿触发的下降沿触发的J-K触发器触发器J、K功能相同，只是在功能相
24、同，只是在CP下降沿触发下降沿触发用用J-K触发器构成触发器构成2分频器分频器QQRSJKCPCP10CPQQ当当JK=11时，在时，在CP上升沿翻转上升沿翻转FQ=FCP/2RS,JK甩空或通过甩空或通过4.7k 的的电阻接高电平电阻接高电平CPQ 2QQRSJKCPQQRSJKCPCP2个个2分频器级联组成分频器级联组成4分频器分频器F2Q=FCP/42Q1QCP2Q 4逻辑符号逻辑符号CQQKJDRDS画出该触发器的时序图画出该触发器的时序图时序图时序图CPKJQJQ 保持保持T1、在应用触发器时，要特别注意触发、在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系形式，否则很容
25、易造成整个数字系统工作不正常。统工作不正常。2、边沿触发抗干扰能力强，且不存在、边沿触发抗干扰能力强，且不存在空翻，空翻，应用较广泛应用较广泛。注意分析触发器的时候应注意：触发器的逻辑功能与和触发器的结构是两个不同的概念，具有某种逻辑功能的触发器可以用不同的电路结构实现;同一电路结构的触发器也可以构成不同的逻辑功能。电路结构不同，触发器的翻转方式工作特点不同。逻辑功能不同，特征方程不同。触发器功能的转换触发器功能的转换1.1.用用JK触发器转换成其他功能的触发器触发器转换成其他功能的触发器（1 1）JKD分别写出分别写出JK触发器和触发器和D D触发器的特性方程触发器的特性方程比较得：比较得：
26、画出逻辑图：画出逻辑图：nnnQKQJQ 1DQn 1)(nnQQD nnDQQD DJ DK 1J1K C1CPDQQ1（2 2）JKT写出写出JKJK触发器和触发器和T触发器的特性方程：触发器的特性方程：比较得：比较得：J=T，K=T。nnnQTQTQ 1nnnQKQJQ 11JC11KCPTQQ2 2用用D触发器转换成其他功能的触发器触发器转换成其他功能的触发器（1 1）DJK比较得：比较得：画出逻辑图。画出逻辑图。nnnQKQJQ 1DQn 1nnQKQJD C11D1&1CPQQJK 写出写出D触发器和触发器和JK触发触发器的特性方程：器的特性方程：（2 2）DT （3 3）DT1D
27、C1=1CPQQTC11DCPQQ电路如图所示，设各触发器的初态为电路如图所示，设各触发器的初态为0，画出在，画出在CP脉冲作用下脉冲作用下Q端的波形。端的波形。1JC11KC11D11DC111C11K1J1CPCPCP1JC11KCP1QQQQQQQQQQCP(a)(b)(c)(d)(e)1JC11KCPQQ(f)CP逻逻 辑辑 电电 路路 如如 图图 所所 示，示，A=“0”时，时，脉脉 冲冲 来来 到到 后后 JK触触 发发 器（器（）。）。(a)具具 有有 计计 数数 功功 能能 (b)置置“0”(c)置置“1”(d)保保 持持 原原 状状 态态11d 逻逻 辑辑 电电 路路 如如
28、图图 所所 示，示，当当 A=“0”，B=“1”时，时，脉脉 冲冲 来来 到到 后后 触触 发发 器器()。(a)具具 有有 计计 数数 功功 能能 (b)保保 持持 原原 状状 态态 (c)置置“0”(d)置置“1”=11a 逻 辑 电 路 如 图 所 示，输 入 为 X，Y，同 它 功 能 相 同 的 是（）。(a)可 控 RS 触 发 器 (b)JK 触 发 器 (c)基 本 RS 触 发 器 (d)T 触 发 器bC11K1JSR1DC1SR1Q0Q1CPRDSDD=1RDDCP画波形时的注意事项画波形时的注意事项（1）异步置位及复位信号具有优先权；）异步置位及复位信号具有优先权；(2
29、)触发器是在上升沿还是下降沿翻转；触发器是在上升沿还是下降沿翻转；(3)触发器如何翻转取决于沿前一刻的输触发器如何翻转取决于沿前一刻的输入信号的值。入信号的值。计数器计数器1.四位异步二进制加法计数器四位异步二进制加法计数器用触发器组成计数器用触发器组成计数器QQRSJKJ K Qn+10 0 Qn0 1 01 0 11 1 Q nCP上升沿触发上升沿触发例例:用维用维阻型阻型J-K触发器组成触发器组成异步异步二进制加法计数器二进制加法计数器由由JK=11控制触发器控制触发器翻转计数翻转计数用用4个维个维阻型阻型J-K触发器组成触发器组成 4位位异步异步二进制加法计数器二进制加法计数器QQRS
30、JKQQRSJKQQRSJKQQRSJKR 清清0脉冲脉冲进位脉冲进位脉冲Q0Q1Q2Q3CP计数脉冲计数脉冲4位位异步异步二进制加法二进制加法计数器时序图计数器时序图1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16CPQ0Q1Q2Q3000010001000100011110000异步异步:各触发器不同时翻转各触发器不同时翻转,从低位到高位依次翻转从低位到高位依次翻转 CP的上升沿的上升沿Q0翻转翻转Q0的上升沿的上升沿Q1翻转翻转Q1的上升沿的上升沿Q2翻转翻转Q2的上升沿的上升沿Q3翻转翻转QQRSJKQQRSJKQQRSJKQQRSJKR Q0Q1Q2Q3C
31、P4位异步二进制加法计数器位异步二进制加法计数器状态转换表状态转换表CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0CP Q3 Q2 Q1 Q0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 16 0 0 0 0每每16 个个CP 循环一周循环一周有有16个可以循环的稳定状态个可以循环的稳定状态 也称为也称为16进制计数器进制计数器
32、2.同步二进制加法计数器同步二进制加法计数器同步同步:每个触发器都用同一个每个触发器都用同一个CP触发，要翻转时同时触发，要翻转时同时 翻转翻转设计方法设计方法:用低位的用低位的Q控制高位的控制高位的J、K，决定其翻转还是不翻转。决定其翻转还是不翻转。JK00时，不翻转时，不翻转(保持原状保持原状)JK11时，翻转时，翻转J K Qn+10 0 Qn0 1 01 0 11 1 Q nJ-K触发器真值表触发器真值表同步二进制加法计数器同步二进制加法计数器QQRSJKQQRSJKQQRSJKQQRSJKR 清清0脉冲脉冲CP&Q1Q0Q0Q1Q2Q3&Q2Q1Q0同步二进制加法计数器的同步二进制加
33、法计数器的波形图波形图与异步二进制加法计数器的画法与异步二进制加法计数器的画法相同相同,状态转换表状态转换表也相同，但是也相同，但是.波形图波形图QQRSJKQQRSJKQQRSJKQQRSJK同步二进制加法计数器设计同步二进制加法计数器设计 用维用维阻型阻型J-K触发器触发器(1)Q0的翻转：的翻转：每来一个每来一个CP，Q0翻转翻转 一次一次R 清清0脉冲脉冲CP(2)Q1的翻转的翻转:Q0=1时时,再来一个再来一个CP,Q1翻转一次翻转一次(3)Q2的翻转的翻转:Q1Q0=11时时,再来一个再来一个 CP,Q2翻转一次翻转一次&Q1Q0Q0Q1Q2Q3JK=11J,K=Q0J,K=(Q1
34、Q0)(4)Q3的翻转的翻转:Q2Q1Q0=111时时,再来一个再来一个CP,Q3翻转一次翻转一次J,K=(Q2Q1Q0)&Q2Q1Q04位同步二进制加法计数器位同步二进制加法计数器时序图时序图1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16CPQ0Q1Q2Q3000010001000100011110000同步计数器各触发器在同一时刻翻转同步计数器各触发器在同一时刻翻转而异步计数器各触发器而异步计数器各触发器翻转时刻不同翻转时刻不同,低位的领先低位的领先,高位的迟后高位的迟后,延迟时间为延迟时间为纳秒纳秒(ns)级级十进制数用十进制数用09十个数字表示十个数字表示
35、,而而数字电路中使用二进制数字电路中使用二进制,所以须用所以须用二进制数给十进制数编码二进制数给十进制数编码十进制计数器十进制计数器编码方法编码方法:用用4位二进制数表示位二进制数表示1位十进制数位十进制数,称为二称为二十进制编码十进制编码,又称又称BCD码码 (BCDBinary Coded Decimal)二进制数用二进制数用8421码码十进制数十进制数:用用0 9 共十个数字表示共十个数字表示所以所以,用十个用十个4位二进制数表示位二进制数表示09CP Q3 Q2 Q1 Q0 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 1
36、5 1 1 1 1CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1十进制数的编码方法十进制数的编码方法例例:3位十进制数位十进制数:100,用用BCD码表示码表示1000001 0000 0000BCD码码十进制数十进制数异步十进制加法计数器设计异步十进制加法计数器设计(用下降沿触发的维用下降沿触发的维阻型阻型J-K触发器触发器)J K Qn+10 0 Qn0 1 01 0 11 1 Q nQQRSJKCP在在CP
37、时时,根据根据JK状态状态Q变化变化 R QQRSJKQQRSJKQQRSJKQQRSJK(1)CP 时时,Q0翻转翻转,JK=11异步十进制加法计数器设计异步十进制加法计数器设计(用下降沿触发的维用下降沿触发的维阻型阻型J-K触发器触发器)CPQ0Q1Q2Q3(2)Q0 时时,Q1翻转翻转(3)Q1 时时,Q2翻转翻转,JK=11&(4)Q0 时时,Q3翻转翻转,且且 Q2Q1=11时时,Q3由由0翻转成翻转成1 Q2Q1=00时时,Q3被清成被清成0(5)当当Q3=1(Q3=0)且且Q0 时时,将将Q1清清0异步十进制加法计数器异步十进制加法计数器 (用下降沿触发的维用下降沿触发的维阻型阻
38、型J-K触发器触发器)时序图时序图1 2 3 4 5 6 7 8 9 10 CPQ0Q1Q2Q300001000100010001001000011000010101010101110十进制加法计数器十进制加法计数器状态转换表状态转换表CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 110 0 0 0 0每每10个个CP循环一周循环一周R QQRSJKQQRSJKQQRSJKQQRSJKCPQ0Q1Q2Q3&异步十进制
39、加法计数器异步十进制加法计数器2个十进制计数器组成个十进制计数器组成1个个100进制计数器进制计数器Q3 Q2 Q1 Q0CPR异步十进制加法计数器异步十进制加法计数器Q3 Q2 Q1 Q0CPR异步十进制加法计数器异步十进制加法计数器Q3 Q2 Q1 Q0CPR异步十进制加法计数器异步十进制加法计数器CP进位脉冲进位脉冲个位数个位数十位数十位数RQ3由由1变成变成0时，向十位数送一个进位脉冲，时，向十位数送一个进位脉冲，使十位数计一个数，同时个位数全变成使十位数计一个数，同时个位数全变成0000数字集成电路计数器数字集成电路计数器常用数字集成电路计数器芯片举例常用数字集成电路计数器芯片举例:
40、74LS160 4位同步十进制加法计数器，直接清除位同步十进制加法计数器，直接清除74LS161 4位同步二进制加法计数器，直接清除位同步二进制加法计数器，直接清除74LS162 4位同步十进制加法计数器，同步清除位同步十进制加法计数器，同步清除74LS163 4位同步二进制加法计数器，同步清除位同步二进制加法计数器，同步清除74LS190 4位同步十进制加位同步十进制加/减法计数器减法计数器74LS191 4位同步二进制加位同步二进制加/减法计数器减法计数器74LS192 4位同步十进制加位同步十进制加/减法计数器，带清除减法计数器，带清除74LS193 4位同步二进制加位同步二进制加/减法
41、计数器，带清除减法计数器，带清除N进制计数器进制计数器1 1、用同步清零端或置数、用同步清零端或置数端归零构成端归零构成N进置计数器进置计数器2 2、用异步清零端或置数、用异步清零端或置数端归零构成端归零构成N进置计数器进置计数器（1）写出状态SN-1的二进制代码。（2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。（3）画连线图。（1）写出状态SN的二进制代码。（2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。（3）画连线图。利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。异步清零。异步清零。7416174161具有以下功能：具有
42、以下功能：计数。计数。同步并行预置数。同步并行预置数。RCO为进位输出端。为进位输出端。保持。保持。01111RD清零清零0111LD预置预置 0 01 1EP ET使能使能CP时钟时钟 d3 d2 d1 d0 D3 D2 D1 D0预置数据输入预置数据输入0 0 0 0d3 d2 d1 d0保保 持持保保 持持计计 数数Q3 Q2 Q1 Q0输出输出工作模式工作模式异步清零异步清零同步置数同步置数数据保持数据保持数据保持数据保持加法计数加法计数7416174161的功能表的功能表41235671516CPD0D1D2GNDQ3Q2Q1Vcc74161891011121413RD3DDLEPE
43、TQ0RCOQCPQ0Q21Q3LDRDDD0D21D3EPETRCO121314150120清零异步同步置数加法计数保持用74LS161来构成一个十二进制计数器。nnQQCR23SNS121100D0D3可随意处理可随意处理D0D3必须都接必须都接0 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 EP ET CP&1 1(a)用异步清零端 CR 归零 74LS161 用 异 步 清 零 端CR归 零用 同 步 置 数 端LD归 零SN-1S111011nnnQQQLD013 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 EP ET CP&1 1(b)用
44、同步置数端 LD 归零 74LS161 用74LS163来构成一个十二进制计数器。（1）写出状态SN-1的二进制代码。（3）画连线图。CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 EP ET CP&1 1(a)用同步清零端 CR 归零 74LS163 nnnNNQQQPPPPLDCR013111111,SN-1S12-1S111011（2）求归零逻辑。D0D3可随意处理可随意处理D0D3必须都接必须都接0 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 EP ET CP&1 1(b)用同步置数端 LD 归零 74LS163 用74LS197来构成一个十二进
45、制计数器。（1）写出状态SN的二进制代码。（3）画连线图。nnNNQQPPPPLDCTCR23112,/SNS121100（2）求归零逻辑。D0D3可随意处理可随意处理D0D3必须都接必须都接0 CT/LD CR CP1 CP0 Q0 Q1 Q2 Q3 D0 D1 D2 D3&1(a)用异步清零端 CR 归零CP 74LS197CP CP1 CP0 CT/LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3&1(b)用异步置数端 CT/LD 归零 74LS1971.集成计数器集成计数器74LS90(国产国产T4290)的逻辑结构及功能的逻辑结构及功能74LS902分频和分频和5分频的十进
46、制计数器分频的十进制计数器 5 2&CPACPBS9(1)S9(2)R0(2)R0(1)QDQAQCQB时钟时钟输出输出控制信号控制信号(下降沿触发下降沿触发)一位二进制一位二进制计数器计数器三位五进制三位五进制计数器计数器74LS90的功能（计数功能）的功能（计数功能）2分频器分频器(二进制计数器二进制计数器)(五进制计数器五进制计数器)5分频器分频器CPA QA n+1 QA nCPB QD QC QB 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 0 0 0 5 2&CPACPBS9(1)R0(2)R0(1)QDQAQCQBS9(2)S9(2)5 2
47、&CPACPBS9(1)R0(2)R0(1)QDQAQCQB74LS90的功能的功能(置置9端、清端、清0端的功能）端的功能）R0(1)R0(2)S9(1)S9(2)功能功能 1 1 任一为任一为0 清清0(QDQCQBQA=0000)任意任意 1 1 置置9(QDQCQBQA=1001)任一为任一为0 任一为任一为0 计数计数2.由由74LS90构成任意进制计数器构成任意进制计数器S9(2)5 2&CPACPBS9(1)R0(2)R0(1)QDQAQCQB(1)用一片用一片74LS90组成组成BCD码异步十进制计数器码异步十进制计数器计数转换状态表如下计数转换状态表如下:清清0R0(1)=1
48、 R0(2)=1计数计数R0(1)=0 R0(2)=0QD QC QB QAS9(1)S9(2)R0(1)R0(2)CPB CPACP74LS90CPA QD QC QB QA 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 用用74LS90组成的异步十进制计数器组成的异步十进制计数器 转换状态表转换状态表每一个每一个CPA的下降沿的下降沿,QA翻翻转一次转一次每一个每一个QA的下降沿的下降沿(10),QB翻转一次翻转一次CPA QD QC QB QA 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0
49、 0 1 10 0 0 0 0五进制五进制(2)用一片用一片74LS90组成六进制计数器组成六进制计数器CPA QC QB QA 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0QD QC QB QAS9(1)S9(2)R0(1)R0(2)CPB CPACP进位脉冲进位脉冲计数脉冲计数脉冲当当QCQB=11时时,将输出清将输出清0000先接成十进先接成十进制计数器制计数器(2)用一片用一片74LS90组成六进制计数器（续）组成六进制计数器（续）波形图波形图CPA QC QB QA 0 0 0 0 1 0 0 1 2 0 1 0 3
50、0 1 1 4 1 0 0 5 1 0 1 6 0 0 0CPQAQBQC1 2 3 4 5 6 000100100110001101000总结总结:用一片用一片74LS90设计设计N进制计数器的一般方法进制计数器的一般方法第第N个个CP脉冲后脉冲后,由输出端的由输出端的“1”去控制清去控制清0端端R0(1)、R0(2),将输出端全部清将输出端全部清0练习练习1:下图是几进制计数器下图是几进制计数器?答答:8进制进制QD QC QB QAS9(1)S9(2)R0(1)R0(2)CPB CPACP74LS90输出端状态输出端状态的变化范围的变化范围:00000111练习练习2:下图是几进制计数器
