1、常用组合逻辑电路部件常用组合逻辑电路部件 9.1.1组合逻辑电路的特点组合逻辑电路的特点 逻辑电路逻辑电路组合组合逻辑电路逻辑电路时序时序逻辑电路逻辑电路功能：功能：输出只取决于输出只取决于 当前的输入。当前的输入。组成：组成：门电路，不存在记门电路，不存在记忆元件；无反馈忆元件；无反馈功能：功能：输出取决于当输出取决于当前的输入和原前的输入和原来的状态。来的状态。组成：组成：组合电路、记忆组合电路、记忆元件；有反馈元件；有反馈组合电路框图及一般表达式为：组合电路框图及一般表达式为：F1=f1(x1,x2,xn)F2=f2(x1,x2,xn)Fm=fm(x1,x2,xn)组合电路组合电路x1x
2、2xnF1F2Fm 组合逻辑电路框图组合逻辑电路框图输入输入逻辑逻辑变量变量输出输出逻辑逻辑函数函数组合电路的研究内容：组合电路的研究内容：分析：分析：设计：设计：给定给定 逻辑图逻辑图得到得到逻辑功能逻辑功能分析分析 给定给定逻辑功能逻辑功能画出画出 逻辑图逻辑图设计设计确定确定9.1.2 组合逻辑电路的分析组合逻辑电路的分析 例例 已知电路如图所示，分析说明该电路的逻辑功能。已知电路如图所示，分析说明该电路的逻辑功能。Z2 Z3 B A Z1 1&Z C 由真值表可知：由真值表可知：ABCABC三个变量中，三个变量中，有两个或两个以上为有两个或两个以上为“1”1”时，输时，输出为出为“1”
3、1”；有两个或两个以上为；有两个或两个以上为“0”0”时，输出为时，输出为“0”0”；所以，；所以，这是一个这是一个:1.1.根据逻辑电路图写出逻辑表达式根据逻辑电路图写出逻辑表达式:Z=Z1+Z2+Z3=AB+BC+AC2.2.列出真值表列出真值表输入输入A B CZ1 Z2 Z3输出输出Z 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 1 1 1 0 0 0 1 0 1 1 13.3.分析逻辑功能分析逻辑功能解：解：多数表决电路多数表决电路=AB=BC=AC
4、例例9.1 9.1 分析图分析图9.2 9.2 所示逻辑电路的功能。所示逻辑电路的功能。B CA（B+C)BAYA CB+C ABC BCACBA)(输入输入A B C输出输出Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1011111102.2.列出真值表列出真值表BCACBAY)(3.3.分析逻辑功能分析逻辑功能 由真值表可知：该电路仅当由真值表可知：该电路仅当A A、B B、C C取值同为取值同为0 0或同为或同为1 1时，输出时，输出Y Y的的值为值为0 0；其它情况下输出；其它情况下输出Y Y为为1 1。也就是说，当输入取值一致时输也
5、就是说，当输入取值一致时输出为出为0 0，不一致时输出为，不一致时输出为1 1。可见，。可见，该电路具有检查输入信号是否一该电路具有检查输入信号是否一致的逻辑功能，一旦输出为致的逻辑功能，一旦输出为1 1，则，则表明输入不一致。因此，通常称表明输入不一致。因此，通常称该电路为该电路为“不一致电路不一致电路”。9.1.3 组合逻辑电路的设计组合逻辑电路的设计例例9.29.2 设计三人表决电路设计三人表决电路,多数人同意，通过；否则多数人同意，通过；否则不通过。不通过。A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1
6、 1 1 1 真值表真值表 BCACABCCABCBABCAFCABCABFABC001001 11 101111真值表真值表AB(4)根据逻辑表达式画出逻辑图。根据逻辑表达式画出逻辑图。CABCABF&1&AB BCF 若用与门和或门实现若用与门和或门实现CABCAB CABCAB&ABCFCABCABF 若用与非门实现若用与非门实现 常用的组合逻辑电路有编码器、译码器、常用的组合逻辑电路有编码器、译码器、数据选择器、数据分配器、加法器、比较数据选择器、数据分配器、加法器、比较器、算术逻辑单元等。器、算术逻辑单元等。上节所介绍的分析方法和设计方法都适用上节所介绍的分析方法和设计方法都适用于将
7、要介绍的常用组合电路。于将要介绍的常用组合电路。本节着重介绍它们的功能表示及其应用。本节着重介绍它们的功能表示及其应用。9.2.1 9.2.1 编码器编码器 为了区分一系列不同的事物，将每个事物用一为了区分一系列不同的事物，将每个事物用一个个由由0和和1组成的二值组成的二值代码表示，这就是代码表示，这就是编码编码。n 位二进制代码有位二进制代码有 2 2n 种组合，可以表示种组合，可以表示 2 2n 个信息。个信息。实现编码的逻辑电路，称为实现编码的逻辑电路，称为编码器编码器。按照采用的代码形式不同来分，有按照采用的代码形式不同来分，有普通编码器普通编码器优先编码器优先编码器任何时刻只允许输入
8、一个编码信号，否则任何时刻只允许输入一个编码信号，否则输出将发生混乱。输出将发生混乱。允许同时输入两个以上编码信号。允许同时输入两个以上编码信号。二进制编码器二进制编码器用用n位位0、1代码对代码对2n个信号进行编码的个信号进行编码的电路电路。二二-十进制编码器十进制编码器用二用二十进制代码进行编码的电路。十进制代码进行编码的电路。按照按照对编码信号的要求分对编码信号的要求分1.1.普通编码器普通编码器问题问题:将将4 4个抢答器的输出信号编为二进制代码，实现此功个抢答器的输出信号编为二进制代码，实现此功能的编码电路又叫能的编码电路又叫4 4线线-2-2线编码器。线编码器。4-2线编码器线编码
9、器 真值表中未列出的真值表中未列出的输入状态是限制为不输入状态是限制为不发生的状态，其输出发生的状态，其输出为任意态，在用卡诺为任意态，在用卡诺图化简时可根据需要图化简时可根据需要视为视为1或或0。11A3A2000100011110A1A0111000 01A3A2000100011110A1A0111001 编码器编码器I0I1I2I3I4I5I6I7Y2Y1Y08线|3线编码器01000000输入输入输出输出I0I1I2I3I4I5I6I7Y2Y1Y01 0 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 0 10 0 1 0 0 0 0 0 0 1 00 0 0
10、1 0 0 0 0 0 1 10 0 0 0 1 0 0 0 1 0 00 0 0 0 0 1 0 0 1 0 10 0 0 0 0 0 1 0 1 1 00 0 0 0 0 0 0 1 1 1 1001 右图是一个右图是一个8线线-3线编码器线编码器示意示意图图。它有它有八八个输入，个输入，三三个输出。个输出。设计原理与设计原理与4线线-2线编线编码器相同。码器相同。输入输出端上都没有小圆圈，表明输入输出端上都没有小圆圈，表明输入高电平有效，输出为原码。输入高电平有效，输出为原码。输入输入输出输出 0 1 2 3 4 5 6 7Y2Y1Y00 1 1 1 1 1 1 1 0 0 01 0 1
11、 1 1 1 1 1 0 0 11 1 0 1 1 1 1 1 0 1 01 1 1 0 1 1 1 1 0 1 11 1 1 1 0 1 1 1 1 0 01 1 1 1 1 0 1 1 1 0 11 1 1 1 1 1 0 1 1 1 01 1 1 1 1 1 1 0 1 1 1编码器编码器01234567Y2Y1Y08线线|3线线编编码码器器10111111001 右图也是一个右图也是一个8线线-3线线编码器编码器示意示意图。其图。其输入端输入端上有小圆圈，表明输入高上有小圆圈，表明输入高电平有效，输出端没小圆电平有效，输出端没小圆圈表示输出为原码圈表示输出为原码。输出端一般是正的形式，
12、也有反码输出端一般是正的形式，也有反码(非非)的形式。的形式。编码器编码器I0I1I2I3I4I5I6I7Y2Y1Y08线线|3线线编编码码器器输入输入输出输出I0I1I2I3I4I5I6I7/Y2/Y1/Y01 0 0 0 0 0 0 0 1 1 10 1 0 0 0 0 0 0 1 1 00 0 1 0 0 0 0 0 1 0 10 0 0 1 0 0 0 0 1 0 00 0 0 0 1 0 0 0 0 1 10 0 0 0 0 1 0 0 0 1 00 0 0 0 0 0 1 0 0 0 10 0 0 0 0 0 0 1 0 0 00100000011001234567Y2Y1Y08线
13、线|3线线编编码码器器0 1 1 1 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 1 01 1 0 1 1 1 1 1 1 0 11 1 1 0 1 1 1 1 1 0 01 1 1 1 0 1 1 1 0 1 11 1 1 1 1 0 1 1 0 1 01 1 1 1 1 1 0 1 0 0 11 1 1 1 1 1 1 0 0 0 02.2.优先编码器优先编码器例如：有一个例如：有一个网络家电产品，网络家电产品，可以按优先权可以按优先权自动处理同时自动处理同时出现的险情。出现的险情。优优先先编编码码器器电电路路火灾火灾小偷小偷跑水跑水处处理理电电路路119110传呼业主传
14、呼业主其它其它其它其它 普通编码器每次只能输入一个信号。普通编码器每次只能输入一个信号。优先编码器可以同时输入几个信号，但在设计时已优先编码器可以同时输入几个信号，但在设计时已经将各输入信号的优先顺序排好。当几个信号同时经将各输入信号的优先顺序排好。当几个信号同时输入时，优先权最高的信号优先编码。输入时，优先权最高的信号优先编码。以集成优先编码器以集成优先编码器74LS148（8线线-3线）线）为例为例74LS14801234567Y2Y1Y0YEXYSST编码信号输入，低电平编码信号输入，低电平0有效有效代码输出，反码形式输出代码输出，反码形式输出选通输出：表示选通输出：表示允许编码，但无允
15、许编码，但无编码信号输入。编码信号输入。低电平有效低电平有效扩展输出：表示扩展输出：表示允许编码，且有允许编码，且有编码信号输入。编码信号输入。低电平有效低电平有效选通输入选通输入低电平有效低电平有效输入低电平有效，优先顺序输入低电平有效，优先顺序I7 I0反码形式输出反码形式输出用于扩用于扩展级联展级联禁止禁止编码编码优先权最高优先权最高编码输出的最高位编码输出的最高位(1)(1)片无有效片无有效编码请求时才编码请求时才允许允许(2)(2)片编码片编码编码输出为原码编码输出为原码例例9.5 试用两片试用两片74LS148构成构成16级优先级别的级优先级别的16/4线优线优先编码器先编码器9.
16、2.2 9.2.2 译码器译码器由功能由功能 分类分类二进制译码器二进制译码器显示译码器显示译码器用于对电路进行逻辑控制用于对电路进行逻辑控制用于电路输出的数字显示部分用于电路输出的数字显示部分n位二进制代码可译成位二进制代码可译成2n种电路状态。种电路状态。二二-十进制译码器十进制译码器1 1二进制译码器二进制译码器输入：二进制代码（输入：二进制代码（N N位），位），输出：输出：2 2N N个信号，每个输出对应一个最小项。个信号，每个输出对应一个最小项。012,AAA为译码输入端为译码输入端07YY 为译码输出端为译码输出端321,EEE为使能输入端为使能输入端例例9.7 利用两片利用两片
17、74LS138实现实现4/16译码器的功能译码器的功能连接好三个部分：输出、输入、使能连接好三个部分：输出、输入、使能输出端输出端输入端输入端使能端使能端 用用74138构成逻辑函数最小项发生器构成逻辑函数最小项发生器 如果将一逻辑函数的输入变量加到译码器的译码输入端，如果将一逻辑函数的输入变量加到译码器的译码输入端，则译码输出的每一个输出端都对应一个逻辑函数的最小项。则译码输出的每一个输出端都对应一个逻辑函数的最小项。输入变量输入变量m0 0ABCCBACBACBACBACBACBACBACBAm1 1m2 2m3 3m4 4m5 5m6 6m7 7例例9.89.8：试用试用3/83/8译码
18、器，并辅以适当门电路实现下列组合逻译码器，并辅以适当门电路实现下列组合逻辑函数：辑函数：CBABBAY（1 1）将所给表达式化成最小项表达式如下）将所给表达式化成最小项表达式如下解解765107651076510YYYYYmmmmmmmmmmABCCABCBACBACBACBABBAY（2 2）画逻辑图）画逻辑图74LS138 A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7E1E2E3ABC100Y2 2二二-十进制译码器十进制译码器 将输入的将输入的4位位8421BCD码翻译成码翻译成09十个十进制数的电路十个十进制数的电路称为称为二二-十进制译码器十进制译码器。由于二。由于二-十进制译码器有
19、十进制译码器有4个输入端，个输入端，10个输出端，所以又称为个输出端，所以又称为4线线-10线译码器。线译码器。常用的集成二常用的集成二-十进制十进制译码器为译码器为74LS42，其引脚，其引脚排列图如图所示。排列图如图所示。0123,AAAA为译码输入端为译码输入端09YY 为译码输出端为译码输出端 二二-十进制译码器十进制译码器74LS4274LS42的真值表的真值表3.3.显示译码器显示译码器（1 1）七段数码显示器）七段数码显示器 由七段发光二极管构成由七段发光二极管构成 这种显示器的工作电压低这种显示器的工作电压低(1.5(1.53V)3V)，体积小，寿命，体积小，寿命长，工作可靠性
20、高，响应速度快长，工作可靠性高，响应速度快(1100ns)(1100ns)，亮度高，颜，亮度高，颜色丰富。它的缺点是工作电流大，每个字段的工作电流为色丰富。它的缺点是工作电流大，每个字段的工作电流为10mA10mA。为防止发光二极管因电流过大而损坏，通常在发光。为防止发光二极管因电流过大而损坏，通常在发光二极管支路中串接一个限流电阻二极管支路中串接一个限流电阻R R。gfedcba例：例：共阴极接法共阴极接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低低电电平平时时发发光光高高电电平平时时发发光光共阳极接法共阳极接法abcgdefdgfecbagfedcb
21、a共阴极接法共阴极接法abcdefg七段数码显示器有：共阴极和共阳极两种接法七段数码显示器有：共阴极和共阳极两种接法（2 2）显示器译码器）显示器译码器74LS47（可驱动共阳数码管）（可驱动共阳数码管）8421码码输输入入灯测试输入灯测试输入灭灭0输入输入灭灯输入灭灯输入/灭灭0输出输出00000000译码译码输出输出0111111100000XXXX1111111A3A2A1A0LTBI/RBORBIYaYbYcYdYeYfYg74LS4700000010000010ag11LT（4）RBI RBOagD C B A0 0 0 0LT（5）RBI RBOagD C B A0 1 0 0ag
22、LT（1）RBI RBOD C B A 0 0 0 0agD C B A0 0 0 0 RBI RBOD C B A0 0 0 0LT（2）LT（3）RBI RBO 下面举一个利用下面举一个利用74LS47实现实现多位数字译码显示多位数字译码显示的例的例子，通过它了解各子，通过它了解各控制端的控制端的用法，特别是如何用法，特别是如何动态灭动态灭0，实现无意义位的消隐。实现无意义位的消隐。0 0 0 1 灭灭0 动态灭动态灭09.2.3 9.2.3 加法器加法器0 0 0 0 0 0 0 0 1 11 1+1 10 01 10 01 10 01 10 0不考虑低位不考虑低位来的进位来的进位半加器
23、实现半加器实现全加器实现全加器实现A B S C0 0 0 00 1 1 01 0 1 01 1 0 1BABABASABC 输入输入表示低位来的进位表示低位来的进位0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1ii-1iiiiBAC)BA(C -1iiiiCBAS AiBiCi1SiCi74LS283A3A2A1A0B3B2B1B0CICOS3S2S1S0 0 1 0 1 1 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 1 0 0 0 1 0 0 1 1 1 1 0 0 1 1
24、1 1 1 0 1 1 0超前进位的四位二进制全加器超前进位的四位二进制全加器9.2.4 9.2.4 数值比较器数值比较器BAY 0ABBAY1BAY 2ABY0Y1Y2比比较较器器2.2.集成数值比较器集成数值比较器 74LS8574LS85是一个四位数值比较器，其比较原理如下：是一个四位数值比较器，其比较原理如下：设四位数字为设四位数字为A：A3A2A1A0，B：B3B2B1B0，先比最高位先比最高位:若若A3B3，则，则AB；最高位相同最高位相同A3=B3，比次高位：，比次高位：若若A2B2，则结果，则结果AB；各位都相同时，各位都相同时，A=B A3YABA2A1A0B3B2B1B0I
25、(AB)输输 入入级级 联联 输输 入入输输 出出A3，B3A2，B2A1，B1A0，B0IAB IAB IA=BFAB FAB FA=B 1 0 1 0 0 0 1 0 1 0A3=B31 0 1 0 0A3=B30 1 0 1 0A3=B3A2=B21 0 1 0 0A3=B3A2=B20 1 0 1 0A3=B3A2=B2A1=B11 0 1 0 0A3=B3A2=B2A1=B10 1 0 1 0A3=B3A2=B2A1=B1A0=B01 0 0 1 0 0A3=B3A2=B2A1=B1A0=B00 1 0 0 1 0A3=B3A2=B2A1=B1A0=B00 0 1 0 0 146例例
26、9.10 9.10 试用两片试用两片4 4位数值比较器位数值比较器74LS8574LS85组成组成8 8位数值比较器。位数值比较器。工作时，先是高位片工作时，先是高位片A和和B比大小比大小当高位片当高位片A=B时，输出将取决于时，输出将取决于级联输入级联输入而而级联输入级联输入的状态是低位片比较的结果的状态是低位片比较的结果若高位片若高位片AB时，就直接输出比较结果时，就直接输出比较结果9.2.5 9.2.5 数据选择器数据选择器能从能从多路数多路数据中选择其中所需要的据中选择其中所需要的一路一路数据输出的电路。数据输出的电路。例：例：四选一数据选择器四选一数据选择器输输入入数数据据输出数据输
27、出数据使能端使能端D0D1D2D3WS SA1A0控制信号控制信号究竟选择哪一路数据输出由究竟选择哪一路数据输出由A1、A0两位地址码决定。两位地址码决定。逻辑式：逻辑式：使能端使能端选选 择择 端端输出端输出端SA1 A0Y0 0 0 D00 0 1 D10 1 0 D20 1 1 D31 0四选一数据选择器功能表四选一数据选择器功能表301201101001)()()()(DAADAADAADAAY时0S禁止态禁止态双双4选选1数据选择器数据选择器74LS153双双4选选1数数据据选选择择器器D20D21D22D23Y2A1 A0D10D11D12D13Y1S1S2D2i 0XX010D1
28、iXX10D23D1311001000S11000S20D12D11D10Y10XXD2201D2110D2000Y2A0A1功能表功能表集成集成8 8选选1 1数据数据选择器选择器74LS15174LS151 16 15 14 13 12 11 10 974LS151 1 2 3 4 5 6 7 8VCC D4 D5 D6 D7 A0 A1 A2D3 D2 D1 D0 Y Y S GND70012701210120iiimDAAADAAADAAADY70012701210120iiimDAAADAAADAAADYS0 时S 1时，选 择 器 被 禁 止，无 论 地 址 码 是 什 么，Y总
29、是 等 于0地址码地址码8路输入路输入互补输出互补输出使能使能例例 用一片用一片74LS153组成组成8选选1数据选择器数据选择器:D0D1D2D3D4D5D6D7A2双双4选选1数数据据选选择择器器D20D21D22D23Y2D10D11D12D13Y1S1S2A1 A0A0 A11 1YA2=0:(1)工作工作A2=1:(2)工作工作用数据选择器实现组合逻辑函数用数据选择器实现组合逻辑函数一般步骤如下一般步骤如下:（1 1）选择接到数据选择端（地址输入端）的函）选择接到数据选择端（地址输入端）的函数变量。数变量。（2 2）写出数据选择器输出的逻辑表达式。）写出数据选择器输出的逻辑表达式。（
30、3 3）将要实现的逻辑函数转换为标准与或表达）将要实现的逻辑函数转换为标准与或表达式。式。（4 4）对照数据选择器输出表达式和待实现函数）对照数据选择器输出表达式和待实现函数的表达式的表达式,确定数据输入端的值。确定数据输入端的值。（5 5）连接电路。）连接电路。例例9.11 9.11 用数据选择器实现下列函数用数据选择器实现下列函数DCABDCABDCBADCBADCBADCBACDBADCBAF解解该函数有该函数有4个变量，可采用个变量，可采用8选一选一数据选择器实现，数据选择器实现，将函将函数数F F的前的前3 3个变量个变量A A、B B、C C作为作为8 8选选1 1的数据选择器的地
31、址的数据选择器的地址码码A A2 2A A1 1A A0 0，剩下一个变量，剩下一个变量D D作为数据选择器的输入数据。作为数据选择器的输入数据。根据根据8 8选选1 1数据选择器的逻辑表达式数据选择器的逻辑表达式70126012501240123012201210120012DAAADAAADAAADAAADAAADAAADAAADAAAY与与F F的表达式进行比较可知的表达式进行比较可知010176543210DDDDDDDDDDDD，画出连线图画出连线图 例例9.12 9.12 用数据选择器实现函数用数据选择器实现函数F=AB+BC+ACF=AB+BC+AC。解：解：将逻辑函数转换成最小
32、项表达式：将逻辑函数转换成最小项表达式：ABCCABCBABCAF比较逻辑表达式比较逻辑表达式F和和8选选1数据选择器的逻辑表达式数据选择器的逻辑表达式Y，得得1076534210DDDDDDDD画出连线图画出连线图9.2.6 9.2.6 数据分配器数据分配器 将数据选择器和数据分配器结合起来，可以实现多路数将数据选择器和数据分配器结合起来，可以实现多路数据的分时传送，以减少传输线的条数。据的分时传送，以减少传输线的条数。9.3.1 9.3.1 竞争与冒险的基本概念竞争与冒险的基本概念 竞争：竞争：门电路的两个输入端同时向相反的逻辑电门电路的两个输入端同时向相反的逻辑电平变化的现象称为竞争。平
33、变化的现象称为竞争。冒险：冒险：由于竞争，电路的输出端就可能出现暂短由于竞争，电路的输出端就可能出现暂短的错误输出，即出现了不应有的窄脉冲或称尖峰的错误输出，即出现了不应有的窄脉冲或称尖峰脉冲，这种现象称为冒险。脉冲，这种现象称为冒险。冒险的危害冒险的危害在于它可能使后接的时序电路产生错在于它可能使后接的时序电路产生错误操作。因而，有时要设法消除竞争冒险或尽量误操作。因而，有时要设法消除竞争冒险或尽量消除竞争冒险带来的危害。消除竞争冒险带来的危害。&1 G2 G1 AL AA 0AAL不考虑门的延时不考虑门的延时AAL 考虑门的延时考虑门的延时LA A G2 G1 A AAL 1 1 LAA1
34、 L不考虑门的延时不考虑门的延时考虑门的延时考虑门的延时竞争冒险的判别竞争冒险的判别 根据逻辑电路写出的逻辑式，在一定的条件下，可以将根据逻辑电路写出的逻辑式，在一定的条件下，可以将逻辑式写成逻辑式写成AAY或或AAY 则该电路在这个条件下，竞争信号就会在该逻辑门的则该电路在这个条件下，竞争信号就会在该逻辑门的输入端相遇，就可能存在冒险。输入端相遇，就可能存在冒险。例如，有下列三个布尔式：例如，有下列三个布尔式：CBCABAPCABAPCAABP321)(在在B=C=1B=C=1时有险象时有险象在在B=C=0B=C=0时有险象时有险象在在B=1B=1，C=0C=0；C=1C=1，A=0;A=0
35、;A=1A=1，B=0B=0时都有险象时都有险象9.3.2 消去竞争冒险的方法消去竞争冒险的方法1.1.发现并消除互补变量发现并消除互补变量 A B C 1&L B=C=0时时为消掉为消掉AA，变换逻辑函数式为，变换逻辑函数式为)(CABAL 可能出现竞争冒险。可能出现竞争冒险。AAF BCBAACF 2.增加乘积项增加乘积项,避免互补项相加避免互补项相加 A AC CB C B 1&1 L，当当A=B=1时，根据逻辑表达式有时，根据逻辑表达式有CBACL当当A=B=1时时CBACL1 CCLCBACL ABCCLAB 0 1 A 0 0 0 1 0 1 1 1 L B C 00 01 11 10 3.输出端并联电容器输出端并联电容器 如果逻辑电路在较慢速度下工作，为了消去竞争冒险，如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可以在输出端并联一电容器，致使输出波形上升沿和下降可以在输出端并联一电容器，致使输出波形上升沿和下降沿变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作沿变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作用。用。420pF
