1、1.分析步骤分析步骤时序电路时序电路时钟方程时钟方程驱动方程驱动方程状态表状态表状态图状态图时序图时序图CP触触发发沿沿特性方程特性方程输出方程输出方程状态方程状态方程计算计算6.1.1 同步时序逻辑电路的分析同步时序逻辑电路的分析时钟方程时钟方程CPCPCPCP 210输出方程输出方程nnnQQQY012 驱动方程驱动方程nnQK,QJ2020 nnQK,QJ0101 nnQK,QJ1212 状态方程状态方程特性方程特性方程nnnnnnQQQQQQ2020210 nnnnnnQQQQQQ0101011 nnnnnnQQQQQQ1212112 1J1KC10Q0Q1J1KC11J1KC11Q2
2、Q1Q2Q&FF1FF0FF2CPYnnQQ210 nnQQ011 nnQQ112 nnnQQQY012 0 0 010 0 110 1 111 1 111 1 0101 0 00 1 011 0 110 1 01000001/1011/1111/1110/1100/1/0有效状态和有效循环有效状态和有效循环010101/1/1无效状态和无效循环无效状态和无效循环能否自启动能否自启动?能自启动：能自启动：存在无效状态，但没有存在无效状态，但没有形成循环。形成循环。不能自启动：不能自启动：无效状态形成循环。无效状态形成循环。000001/1011/1111/1110/1100/1/01 2 3
3、4 5 6CPCP下降沿触发下降沿触发Q2Q1Q0000001011111110100000Y 例例 nnQQJ231nnQQK231nnQQJ132nQK32nnQQZ13nnQQJ123nQK23驱动方程驱动方程：，nnQKQJnnnnnnnQQQQQQQ12312311nnnnnnnQQQQQQQ1231213nnnnnnQQQQQQ2321312nnnnnQQQQQ23123nnnnnnQQQQQQ3231213nnnnnQQQQQ23123将各触发器的驱动方程代入触发器的特性方程将各触发器的驱动方程代入触发器的特性方程Qn+1=nnQQZ13 例例:分析电路分析电路时钟方程时钟方程C
4、PCPCPCP 210输出方程输出方程nnQSQY021 nnnQQQY0122 驱动方程驱动方程100 KJnnnQKSQQJ01201,SQQKQQJnnnn102012,nnnQKQJQ 1nnQQ010 状态方程状态方程nnnnnnnnQQQQQQQSQ010120111 nnnnnnnnQQQQSQQQQ021201212 解解 nnnnnnnnQQQQSQQQQ021201212 nnnnnnnnQQQQQQQSQ010120111 nnQQ010 000 001/00010/00011/00100/00101/001100/001110/000/011/101101111/00能
5、自启动能自启动012QQQS/Y1Y21/116.1.2异步时序电路的分析异步时序电路的分析nQ3nnQQJ123驱动方程：J1=K1=1 J2=K2=1时钟方程时钟方程：K3=1nnnQQQ1311nnQQ212nnnnQQQQ12313nQZ3nnnQQQ1311nnQQ212nnnnQQQQ12313状状 例例 异步时序电路异步时序电路1DC10Q0Q1DC11DC11Q1Q&FF1FF0FF2CP&2Q2Q 解解 时钟方程时钟方程CPCPCP 2001QCP 驱动方程驱动方程状态状态方程方程nnQQD020 nQD11 nnQQD012 DQn 1nnnQQQ0210 (CP 有效有效
6、)nnQQ111 (Q0 有效有效)nnnQQQ0112 (CP 有效有效)CPCPCP 2001QCP CP2 CP0CP2 CP1 CP0CP2 CP0CP2 CP1 CP0CP2 CP0CP2 CP1 CP0CP2 CP0CP2 CP1 CP0nnnQQQ0210 nnQQ111 nnnQQQ0112 101000000110011000010001000001 010 011 100101 110 111能自启动能自启动CPCPCP 2001QCP 000001 010 011 100不画无不画无效状态效状态1 2 3 4 5CPQ0Q0Q1Q26.2 1.概念和特点概念和特点(1)概
7、念概念寄存：寄存：把二进制数据或代码暂时存储起来。把二进制数据或代码暂时存储起来。寄存器：寄存器：具有寄存功能的电路。具有寄存功能的电路。(2)特点特点 主要由触发主要由触发器构成器构成,一般不一般不对存储内容进对存储内容进行处理。行处理。并行并行输入输入并行并行输出输出FF0 FF1 FFn1D0 D1 Dn1 Q0 Q1 Qn1 串行串行输入输入串行串行输出输出(3)(3)分类分类(一一)按按功能功能分分基本寄存器基本寄存器移位寄存器移位寄存器(并入并出并入并出)(并入并出、并入串出、并入并出、并入串出、串入并出、串入串出串入并出、串入串出)(二二)按按开关元件开关元件分分TTL 寄存器寄
8、存器CMOS 寄存器寄存器基本寄存器基本寄存器移位寄存器移位寄存器多位多位 D 型触发器型触发器锁存器锁存器寄存器阵列寄存器阵列单向移位寄存器单向移位寄存器双向移位寄存器双向移位寄存器基本寄存器基本寄存器移位寄存器移位寄存器(多位多位 D 型触发器型触发器)(同同 TTL)2.数码寄存器数码寄存器 一个触发器可以存储一个触发器可以存储 位二进制信号；寄存位二进制信号；寄存 n 位位二进制数码，需要二进制数码，需要 个触发器。个触发器。1 n4 边沿边沿 D 触发器触发器(74175、74LS175)C11DD0Q0Q0RDC11DD1Q1Q1C11DD2Q2Q2C11DD3Q3Q3RDRDRD
9、FF0FF1FF2FF311CR异步清零异步清零00000同步送数同步送数1d0d1d2d3 特点：特点：并入并出，结构简单，抗干扰能力强。并入并出，结构简单，抗干扰能力强。3.移位寄存器移位寄存器(1)单向移位寄存器单向移位寄存器右移寄存器右移寄存器Q0Q1Q2Q3C11DFF0C11DFF1C11DFF2C11DFF3时钟方程时钟方程CPCPCPCPCP 3210驱动方程驱动方程nnniQDQDQDDD2312010 、状态方程状态方程nnnnnninQQQQQQDQ21311201110,Di000000001011100000000111100000001011000001101100
10、000101000001000000100000左移寄存器左移寄存器Di左移左移输入输入左移左移输出输出驱动方程驱动方程innnDDQDQDQD 3322110、状态方程状态方程innnnnnnDQQQQQQQ 13312211110,主要特点：主要特点：1.输入数码在输入数码在 CP 控制下，依次右移或左移；控制下，依次右移或左移；2.寄存寄存 n 位二进制数码。位二进制数码。N 个个CP完成完成串行输入串行输入，并可，并可从从Q0 Q3 端获得端获得并行并行输出，再经输出，再经 n 个个CP又获得又获得串行输出串行输出。3.若串行数据输入端为若串行数据输入端为 0，则，则 n 个个CP后寄
11、存器被清零。后寄存器被清零。Q3Q0Q1Q2C11DFF0C11DFF1C11DFF2C11DFF3(2)集成集成 8 位单向移位寄存器位单向移位寄存器 74164DSA DSB Q0 Q1 Q2 Q3 地地1 2 3 4 5 6 714 13 12 11 10 9 8VCC Q7 Q6 Q5 Q4 CR CPQ7Q6Q5Q4Q3Q2Q1Q0CP CRDSA DSB异步异步清零清零0 0 0 0 0 0 0 0保持保持不变不变710SBSAQQQDDDS 送数送数D1L左移左移串行串行输入输入&111SCI1RRG10G20FF0D0Q0&111SCI1RRG11G21FF1D1Q1&111S
12、CI1RRG12G22FF2D2Q2&111SCI1RRG13G23FF3D3Q3111111D1R右移串行输入右移串行输入S1S0CPRDRDDIRD1D2D3DILGNDVCCQ0Q1Q2Q3CPS1S01234567816151413121110974LS194D0（3）集成双向移位寄存器）集成双向移位寄存器74LS194 74194的功能表的功能表 DR4.移位寄存器型计数器移位寄存器型计数器结结构构示示意意图图Q0Q1Qn1C11DFF0C11DFF1C11DFFn1反馈逻辑电路反馈逻辑电路Dn1D0D1），（nnnnQQQFD1100 特点：特点：电路结构简单，计数顺序一般为非自然
13、态序，电路结构简单，计数顺序一般为非自然态序，用途极为广泛。用途极为广泛。(1)环形计数器环形计数器1)电路组成电路组成Q0Q1Q2Q3C11DFF0C11DFF1C11DFF2C11DFF32)工作原理工作原理nnQD10 1000010000100001有效循环有效循环000011110101101011000110001110011101111001111011无无效效循循环环3)3)能自启动的环型计数器能自启动的环型计数器Q0Q1Q2Q3C11DFF0C11DFF1C11DFF2C11DFF3&Q0Q1Q2Q32100QQQD 01QD 12QD 23QD 10 nQ11 nQ12 n
14、Q13 nQ1110011100111111110111000110100000010100001000001001101001011011(2)扭环形计数器扭环形计数器Q0Q1Q2Q3C11DFF0C11DFF1C11DFF2C11DFF3nnQD10 有效循环有效循环无效循环无效循环1.功能：功能：对时钟脉冲对时钟脉冲 CP 计数。计数。2.应用：应用：分频、定时、产生节拍脉冲和脉冲分频、定时、产生节拍脉冲和脉冲序列、进行数字运算等。序列、进行数字运算等。3.计数器的特点计数器的特点:1)输入信号：输入信号：计数脉冲计数脉冲 CP2)主要组成单元：主要组成单元：时钟触发器时钟触发器4.计数
15、器的分类计数器的分类按数制分：按数制分：二进制计数器二进制计数器十进制计数器十进制计数器N 进制进制(任意进制任意进制)计数器计数器按计数按计数方式分：方式分：加法计数器加法计数器减法计数器减法计数器可逆计数可逆计数(Up-Down Counter)按时钟按时钟控制分：控制分：同步计数器同步计数器(Synchronous )异步计数器异步计数器(Asynchronous )按开关按开关元件分：元件分：TTL 计数器计数器CMOS 计数器计数器计数器计数器计数容量计数容量、长度长度或或模模的概念的概念 计数器能够记忆输入脉冲的数目，即电路的有效计数器能够记忆输入脉冲的数目，即电路的有效状态数状态
16、数。3 位二进制同步加法计数器：位二进制同步加法计数器：823 M00001111/14 位二进制同步加法计数器：位二进制同步加法计数器：000111/11624 Mn 位二进制同步加法计数器：位二进制同步加法计数器：nM2 1.二进制同步加法计数器二进制同步加法计数器 2.二进制同步减法计数器二进制同步减法计数器3.二进制同步可逆计数器二进制同步可逆计数器4.集成二进制同步计数器集成二进制同步计数器(一一)二进制同步加法计数器二进制同步加法计数器FF2、FF1、FF0Q2、Q1、Q0设计方法一：设计方法一：按前述设计步骤进行按前述设计步骤进行（P270 271）设计方法二设计方法二：按计数规
17、律进行级联按计数规律进行级联C=Q2n Q1n Q0n Carry向高位的进位向高位的进位来一个来一个CP翻转一次翻转一次J0=K0=1当当Q0=1，CP到来即翻转到来即翻转J1=K1=Q0当当Q1Q0=1，CP到来即翻转到来即翻转J2=K2=Q1Q0=T0=T1=T2n 位二进制位二进制同步加法同步加法计数器计数器级联级联规律：规律：1-00121 ijnjnnniniiQQQQQTJ0=K0=1J1=K1=Q0J2=K2=Q1Q0CP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q2串行进位串行进位触发器触发器负载均匀负载均匀CP1J1KC1FF011J1
18、KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q2并行进位并行进位低位触发低位触发器负载重器负载重B=Q2n Q1n Q0nBorrow若用若用T 触发器：触发器：(二二)二进制同步减法计数器二进制同步减法计数器012FF FF FF、012 QQQ、向高位发出的借位信号向高位发出的借位信号T0=1T1=Q0nT2=Q1n Q0n级联规律：级联规律：1-00121 ijnjnnniniiQQQQQTCP1J1KC1FF011J1KC1FF11J1KC1FF1&BQ0Q1Q2Q0Q1Q2(三三)二进制同步可逆计数器二进制同步可逆计数器加加/减减控制端控制端 0/DU加计数加计数T0=1、
19、T1=Q0n、T2=Q1nQ0n/012nnnQQQBC 1/DU减计数减计数T0=1、T1=Q0n、T2=Q1nQ0nnnnQQQBC012/CPQ01J1KC1FF01Q0Q21J1KC1FF2Q2Q11J1KC1FF1Q1U/D 1&1&1&1C/B(四四)集成二进制同步计数器集成二进制同步计数器1.集成集成 4 位二进制同步加法计数器位二进制同步加法计数器1 2 3 4 5 6 7 816 15 14 13 12 11 10 9VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地地引脚排列图引脚排列图逻辑功能示意图逻辑功能示意图Q0 Q1 Q
20、2 Q3CTTLDCOCPCTPCR D0 D1 D2 D30 0 0 00 0 1 1 0 0 1 1CR=0Q3 Q0=0000同步同步并行置数并行置数CR=1，LD=0，CP 异步异步清零清零Q3 Q0=D3 D0 1)74LS161 和和 74LS16374161的状态表的状态表CR=1,LD=1,CP，CTP=CTT=1 二进制同步加法计数二进制同步加法计数CTPCTT=0CR=1，LD=1，保持保持若若 CTT=0CO=0若若 CTT=1nnnnQQQQCO0123 74163 2)CC4520VDD 2CR 2Q32Q22Q12Q02EN2CP1CP1EN1Q0 1Q1 1Q1Q
21、31CR VSS1 2 3 4 5 6 7 816 15 14 13 12 11 10 9Q0 Q1 Q2 Q3EN CP CR21使能端使能端也可作也可作计数脉计数脉冲输入冲输入计数脉计数脉冲输入冲输入也可作也可作使能端使能端异异步步清清零零2.集成集成 4 位二进制同步可逆计数器位二进制同步可逆计数器74191Q0 Q1 Q2 Q3U/DLDCO/BOCPCTD0 D1 D2 D3RC加计数时加计数时CO/BO=Q3nQ2nQ1nQ0n并行异并行异步置数步置数减计数时减计数时CO/BO=Q3nQ2nQ1nQ0nCT=1,CO/BO=1时，时，CPRC CTBOCOCPRC /1 2 3 4
22、 5 6 7 816 15 14 13 12 11 10 9D1 Q1 Q0 CT U/D Q2 Q3 地地VCC D0 CP RC CO/BO LD D2 D3(一一)二进制异步加法计数器二进制异步加法计数器1Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21CCP&CP0=CPCP1=Q0CP2=Q1用用T 触发器触发器(J=K=1)下降沿下降沿触发触发C=Q2n Q1n Q0nCPQ0Q1Q2(一一)二进制异步加法计数器二进制异步加法计数器CPQ0Q1Q2CP0=CPCP1=Q0CP2=Q1用用T 触发器触发器(J=K=1)下降沿下降沿触发触发C=Q2n
23、Q1n Q0n1Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21CCP&并行并行进位进位若采用若采用上升沿上升沿触发的触发的 T 触发器触发器CP0=CPCP1=Q0CP2=Q1D 触发器构成的触发器构成的 T 触发器触发器(D=Q)，下降沿下降沿触发触发若改用若改用上升沿上升沿触发的触发的 D 触发器触发器？Q0Q1FF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0Q0Q1FF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0(二二)二进制异步减法计数器二进制异步减法计数器0123456780 0 01 1 11 1 01 0 11 0 00
24、 1 10 1 00 0 10 0 0用用T 触发器触发器(J=K=1)上升沿触发上升沿触发CP0=CPCP1=Q0CP2=Q1B=Q2n Q1n Q0n二进制异步计数器级间连接规律二进制异步计数器级间连接规律1Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21BCP&1 2 3 4 5 6 714 13 12 11 10 9 8CT/LD Q2 D2 D0 Q0 CP1 地地VCC CR Q3 D3 D1 Q1 CP0Q0 Q1 Q2 Q3CRCP1D0 D1 D2 D3CP0CT/LD(三三)集成二进制异步计数器集成二进制异步计数器 74197、74LS19
25、7计数计数/置数置数异步清零异步清零0 CR000030 QQ异步置数异步置数 1 CR0/LDCT 3030DDQQ 加法计数加法计数 1 CR1/LDCT二二 八八 十六进制计数十六进制计数二二-八八-十六进制计数器的实现十六进制计数器的实现M=2CPCP 0计数输出：计数输出：0QM=8CPCP 1计数输出：计数输出：1 23 QQQQ1Q1Q21J1KC1FF2Q21Q31J1KC1FF3Q3111J1KC1FF1CP1CP011J1KC1FF0Q0Q0M=16010,QCPCPCP 计数输出：计数输出：0 1 23QQQQ其它：其它：74177、74LS177、74293、74LS2
26、93 等。等。301,QCPCPCP 1 2 30QQQQ（8421BCD 码）码）CPCPCPCPCP 3210 nnQQC03 CP1KC1FF2&1JC1J1KC1FF01KC1FF3&1J1&Q1Q01KC1FF1&1J&Q2Q3Q3驱动方程驱动方程J0=K0=1,J1=Q3nQ0n,K1=Q0J2=K2=Q1nQ0nJ3=Q2nQ1nQ0n,K3=Q0n nnQQ010 nnnnnnQQQQQQ0101311 nnnnnnnnQQQQQQQQ021201212 nnnnnnQQQQQQ0301213 状态方程状态方程(二二)十进制同步减法计数器十进制同步减法计数器00001001/1
27、1000/00111/00110/00101/00100/0001100100001/0/0/0/0(略略)(三三)十进制同步可逆计数器十进制同步可逆计数器(略略)(四四)集成十进制同步计数器集成十进制同步计数器74160、741621 2 3 4 5 6 7 816 15 14 13 12 11 10 9VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地地(引脚排列与引脚排列与74161相同相同)0 CR(74162 同步清零同步清零)1 CR0 LD CP1 LDCR1PT CTCTnnQQCO03 nnQQCTCO03T 0PT CTCT1T
28、 CT进位信号保持进位信号保持0T CT进位输出低电平进位输出低电平1.集成十进制同步加法计数器集成十进制同步加法计数器2.集成十进制同步可逆计数器集成十进制同步可逆计数器(1)74190 (单时钟，引脚与单时钟，引脚与74191相同相同)0 LD 3030DDQQ 1 LD0 CT 0/DU加法计数加法计数1/DU减法计数减法计数nnQQBOCO03/nnnnQQQQBOCO0123 /1 LD1 CT1 2 3 4 5 6 7 816 15 14 13 12 11 10 9D1 Q1 Q0 CT U/D Q2 Q3 地地VCC D0 CP RC CO/BO LD D2 D3(2)74192
29、(双时钟，引脚与双时钟，引脚与74193相同相同)1 2 3 4 5 6 7 816 15 14 13 12 11 10 9D1 Q1 Q0 CPD CPU Q2 Q3 地地VCC D0 CR BO CO LD D2 D31 CR0 LD 3030DDQQ 0 CR1 LD0 CR1 DUCP,CP加法计数加法计数1 UDCP,CPnnUQQCPCO03 减法计数减法计数nnnnDQQQQCPBO0123 1 LD0 CR 1 DUCPCP1 2 3 4 5 6 714 13 12 11 10 9 8S9A S9B Q2 Q1 地地VCC R0B R0A CP1 CP0Q0 Q3(三三)集成十
30、进制异步计数器集成十进制异步计数器S9A S9BQ0 Q1 Q2 Q3R0B R0AM1=2M1=5CP0CP11 10 0 0 01 11 0 0 1M=2CPCP 00QM=5CPCP 11 23 QQQM=10CP010,QCPCPCP 01 23 QQQQ301,QCPCPCP 1 230QQQQCPCPCP0000000100100011010001010111100010011010011010111111110011011110方法方法用触发器和门电路设计用触发器和门电路设计用集成计数器构成用集成计数器构成)102(4 MM或或清零端清零端置数端置数端(同步、异步同步、异步)1.
31、异步异步清零端设计清零端设计5进制计数器进制计数器02QQCR Q3Q2Q1Q0=0101利用异步清零获得利用异步清零获得 N N 进制计数过程进制计数过程:2.求归零逻辑表达式；求归零逻辑表达式；1.写出状态写出状态 SN 的二进制代码；的二进制代码；3.画连线图。画连线图。当当 M 进制计数到进制计数到 SN 后使计数回到后使计数回到 S0 状态状态012QQQCR CP11TPD0D1D2D3CRLDCQ0Q1Q2Q374161C1&00000001001000110100010101111000100110100110101111111100110111101.同同步步清零端设计清零端
32、设计7进制计数器进制计数器12QQCR Q3Q2Q1Q0=01102.利用同步清零或置数端获得利用同步清零或置数端获得 N 进制计数进制计数12QQCR 利用同步清零或置数端获得利用同步清零或置数端获得 N 进制计数的过程进制计数的过程当当 M 进制计数到进制计数到 SN 1 后使计数回到后使计数回到 S0 状态状态2.求归零逻辑表达式；求归零逻辑表达式；1.写出状态写出状态 SN 1 的二进制代码；的二进制代码；3.画连线图。画连线图。例例 用用4位二进制计数器位二进制计数器 74163 构成构成十二进制十二进制计数器。计数器。解：解：1.013QQQCR 111SSN 013QQQLD 或
33、或=10112.归零表达式：归零表达式：3.连线图连线图Q0 Q1 Q2 Q3CTTLDCOCPTD0 D1 D2 D3CR1&同步清零同步清零同步置零同步置零同步置数同步置数异步异步清零清零六六进制进制计数器计数器七七进制进制计数器计数器 例例 利用利用EWB观察同步和异步归零的区别。观察同步和异步归零的区别。3.计数容量的扩展计数容量的扩展1.集成计数器的级联集成计数器的级联 Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3CRQ4 Q5 Q6 Q7Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3CRQ0 Q1 Q2 Q3CP11111CO0
34、16 16=256 Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1 Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1Q0 Q1 Q2 Q3Q0 Q1 Q2 Q31 2 4 810 20 40 8010 10=1005.利用级联获得大容量利用级联获得大容量 N 进制计数器进制计数器1)级联级联 N1 和和 N2 进制计数器，容量扩展为进制计数器，容量扩展为 N1 N2N1进制进制计数器计数器N2进制进制计数器计数器CP进位进位CCP 例例 Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1 Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0
35、CP1Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3N1=10N2=6个位芯片应逢十进一个位芯片应逢十进一2)用用归零法归零法或或置数法置数法获得大容量的获得大容量的 N 进制计数器进制计数器 例例 试分别用试分别用 74161 和和 74162 接成六十进制计数器。接成六十进制计数器。Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ4 Q5 Q6 Q7Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP111CO0用用 产生产生信号：信号：)111100(60 SSN用用 产生产生信号：信号：)111011(591 SSN
36、&11&先用两片先用两片74161构成构成 256 进制计数器进制计数器74162 。再用归零法将再用归零法将M=100改为改为N=60进制计数器，进制计数器，即用即用SN1产生产生同步同步清零、置数信号。清零、置数信号。BCD591 1001 0101）（SSN先用两片先用两片74162构成构成 10 10 进制计数器，进制计数器，Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ4 Q5 Q6 Q7Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP111CO011&11例例:分析用分析用74160 构成的多少构成的多少
37、进制计数器进制计数器59BCD 1001 0101SSN）（Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ4 Q5 Q6 Q7Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP111CO011&115959进制计数器进制计数器1.清零清零(或置数或置数)端计数终值为端计数终值为 清零清零(或置数或置数)端计数终值为端计数终值为 2.用集成用集成 计数器扩展容量后计数器扩展容量后，终值终值 SN(或或 SN1)是是；用集成用集成计数器扩展容量后，计数器扩展容量后，终值终值 SN(或或SN1)的代码由个位、十位、的代码由个
38、位、十位、百位的百位的对应的对应的 构成。构成。注意注意6.3 时序逻辑电路的设计时序逻辑电路的设计1.设计的一般步骤设计的一般步骤时序逻辑时序逻辑问题问题逻辑逻辑抽象抽象状态转换状态转换图（表）图（表）状态状态化简化简最简状态最简状态转换图（表）转换图（表）电路方程式电路方程式（状态方程）（状态方程）求出求出驱动方程驱动方程选定触发选定触发器的类型器的类型逻辑逻辑电路图电路图检查能否检查能否自启动自启动6.3.2 设计举例设计举例按如下状态图设计时序电路。按如下状态图设计时序电路。000/0/0/0/0/0001010011100101/1nnnQQQ012 解解 已给出最简状态图，若用同步
39、方式：已给出最简状态图，若用同步方式：00 01 11 1001 nQ2nnQQ01Y000001 02QQY 为方便，略去为方便，略去右上角右上角 标标n。00 01 11 1001 nQ2nnQQ0110 nQ101010 010QQn 11 nQ0100101211QQQQQQn 12 nQ0011020112QQQQQn 例例 010QQn 0101211QQQQQQn 020112QQQQQn 选用选用 JK 触发器触发器100 KJ01021,QKQQJ 约束项约束项022201)(QQQQQQ 02201201QQQQQQQQ 02201QQQQQ CP1KC1FF1&1JY1J
40、1KC1FF01KC1FF2&1J1&110111000能能自启动自启动/0/102012 QK,QQJ 例例 按如下状态图设计时序电路。按如下状态图设计时序电路。000/00001010011100101/00/001/001/001101/001111/00nnnQQQ012P/Y1Y2 解解 CPCPCPCP 210 0100PQ2nQ1nQ0n00 01 11 10000000000001 11 10Y1 0000PQ2nQ1nQ0n00 01 11 10000001000001 11 10Y2nnQQPY011 nnnQQQY0122 选用上升沿触发的选用上升沿触发的 D 触发器触发
41、器000/00001010011100101/00/001/001/001101/001111/00010QQn 010111QQQQQn 012021212 QQQPQQQQQn =D0=D1=D2Q1nQ0n 0 1 10 0 00 1 00 0 1PQ2n00 01 11 100 1 11 0 00 1 00 0 11 1 10 0 01 1 01 0 10001 11 10Q2n+1 Q1n+1 Q0n+1Q1nQ0n 0 1 10 0 00 1 00 0 1PQ2n00 01 11 100 1 11 0 00 1 00 0 11 1 10 0 01 1 01 0 10001 11 1
42、0Q2n+1 Q0n+1 Q0n+1Q1nQ0n 0 1 10 0 00 1 00 0 1PQ2n00 01 11 100 1 11 0 00 1 00 0 11 1 10 0 01 1 01 0 10001 11 10Q2n+1 Q1n+1 Q0n+1Q1nQ0n 0 1 10 0 00 1 00 0 1PQ2n00 01 11 100 1 11 0 00 1 00 0 11 1 10 0 01 1 01 0 10001 11 10Q2n+1 Q2n+1 Q0n+11/1 例例 设计设计 一个串行数据检测电路，要求输入一个串行数据检测电路，要求输入3 或或 3 个以上数据个以上数据1时输出为
43、时输出为 1，否则为，否则为 0。解解 S0 原始状态原始状态(0)S1 输入输入1个个1S2 连续输入连续输入 2 个个 1S3 连续输入连续输入 3 或或 3 个以上个以上 1S0S1S2S3X 输入数据输入数据Y 输出入数据输出入数据0/01/00/01/00/00/01/1S0S1S20/01/00/01/00/01/10/00/0S0S1S20/01/00/01/00/01/1M=3，取取 n=2S0=00S0=01S0=110001110/01/00/01/00/01/1选选 JK()触发器触发器,同步同步方式方式Q1nQ0nX0100 01 11 10Y000001 nXQY1
44、Q11nnXQQ011 Q21XQn 10nnXQQ011 nnnnQXQQXQ1010 nnQXQ01 约束项约束项nnnQXQXQ101 XQn 10nnQXXQ00 nXQJ01 XK 1XJ 0XK 0nXQY1&CPX1Y1J1KC1FF0Q0无效状态无效状态 10000010000/01111 111/1能自启动能自启动Q11KC1FF1&1J一、时序逻辑电路的特点一、时序逻辑电路的特点数字数字电路电路逻辑逻辑功能功能组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路（基本构成单元（基本构成单元 门电路）门电路）（基本构成单元（基本构成单元 触发器）触发器）任何时刻电路的输出，不仅和
45、该时刻的输入任何时刻电路的输出，不仅和该时刻的输入信号有关，而且还取决于电路原来的状态。信号有关，而且还取决于电路原来的状态。1.逻辑功能：逻辑功能：2.电路组成：电路组成：与时间因素与时间因素(CP)有关；有关；含有记忆性的元件含有记忆性的元件(触发器触发器)。二、时序电路逻辑功能的表示方法二、时序电路逻辑功能的表示方法逻辑图、逻辑表达式、状态表、卡诺图、逻辑图、逻辑表达式、状态表、卡诺图、状态转换图（简称状态图）和时序图状态转换图（简称状态图）和时序图三、时序电路的基本分析方法三、时序电路的基本分析方法实质：实质：逻辑图逻辑图状态图状态图关键：关键：求出状态方程，列出状态表，根据状态表画求
46、出状态方程，列出状态表，根据状态表画出状态图和时序图，由此可分析出时序逻辑出状态图和时序图，由此可分析出时序逻辑电路的功能。电路的功能。四、时序电路的基本设计方法四、时序电路的基本设计方法实质：实质：状态图状态图逻辑图逻辑图关键：关键：根据设计要求求出最简状态表（图），再通根据设计要求求出最简状态表（图），再通过卡诺图求出状态方程和驱动方程，由此画过卡诺图求出状态方程和驱动方程，由此画出逻辑图。出逻辑图。五、五、寄存器和移位寄存器寄存器和移位寄存器寄存器寄存器 存储二进制数据或者代码。存储二进制数据或者代码。移位寄存器移位寄存器 不但可存放数码，还能对数据进行移不但可存放数码，还能对数据进行移
47、 位操作。位操作。移位寄存器移位寄存器有单向移位寄存器和双向移位寄存器。有单向移位寄存器和双向移位寄存器。用移位寄存器可方便地组成用移位寄存器可方便地组成环形计数器环形计数器、扭环形计扭环形计数器数器和和顺序脉冲发生器顺序脉冲发生器。集成移位寄存器集成移位寄存器使用方便、功能全、输入输出方式使用方便、功能全、输入输出方式 灵活。灵活。六、计数器六、计数器1.按计数进制分：按计数进制分：二进制计数器、十进制计数器和二进制计数器、十进制计数器和任意进制计数器任意进制计数器2.按计数增减分：按计数增减分：加法计数器、减法计数器和可逆（加加法计数器、减法计数器和可逆（加/减）计数器减）计数器3.按触发
48、器翻转是否同步分：按触发器翻转是否同步分：同步计数器和异步计数器同步计数器和异步计数器 记录输入脉冲记录输入脉冲 CP 个数的电路，是极具典型性和个数的电路，是极具典型性和代表性的代表性的时序逻辑电路时序逻辑电路。七、中规模集成计数器七、中规模集成计数器 功能完善、使用方便灵活，能很方便地构成功能完善、使用方便灵活，能很方便地构成 N 进制进制（任意）（任意）计数器计数器。主要方法有两种：。主要方法有两种：1.用用同步同步置置 0 端或置数端归零获得端或置数端归零获得 N 进制计数器进制计数器根据根据 N 1 对应的二进制代码写反馈归零函数。对应的二进制代码写反馈归零函数。2.用用异步异步置置 0 端或置数端归零获得端或置数端归零获得 N 进制计数器进制计数器根据根据 N 对应的二进制代码写反馈归零函数。对应的二进制代码写反馈归零函数。当需要扩大计数器的容量时，可将多片集成计数器当需要扩大计数器的容量时，可将多片集成计数器进行级联。如进行级联。如两片两片16 进制集成计数器进制集成计数器16 16 进制计数器进制计数器两片两片10 进制集成计数器进制集成计数器10 10 进制计数器进制计数器
