1、2.1 基本逻辑运算基本逻辑运算 2.2 常用复合逻辑常用复合逻辑 2.3 集成逻辑门集成逻辑门 第第2章章 基本逻辑运算及集成逻辑门基本逻辑运算及集成逻辑门 一、基本逻辑运算一、基本逻辑运算设：开关闭合设：开关闭合=“1”=“1”开关不闭合开关不闭合=“0”=“0”灯亮，灯亮，L=1L=1 灯不亮，灯不亮，L=0L=0 2.1 2.1 基本逻辑运算基本逻辑运算 与逻辑与逻辑只有当决定一件事情的条件全部具备之后，只有当决定一件事情的条件全部具备之后，这件事情才会发生。这件事情才会发生。1 1与运算与运算BAL与逻辑表达式：与逻辑表达式：AB灯灯L不闭合不闭合不闭合不闭合闭合闭合闭合闭合不闭合不
2、闭合闭合闭合不闭合不闭合闭合闭合不不亮亮不亮不亮不亮不亮亮亮0101BLA0011输输 入入0001输出输出 与与逻辑真值表逻辑真值表VBLAA&L=ABB2 2或运算或运算或逻辑表达式：或逻辑表达式：LA+B 或逻辑或逻辑当决定一件事情的几个条件中，只要有一当决定一件事情的几个条件中，只要有一个或一个以上条件具备，这件事情就发生。个或一个以上条件具备，这件事情就发生。AB灯灯L不闭合不闭合不闭合不闭合闭合闭合闭合闭合不闭合不闭合闭合闭合不闭合不闭合闭合闭合不不亮亮亮亮亮亮亮亮0101BLA0011输输 入入0111输出输出 或逻辑真值表或逻辑真值表LBVAL=A+BA1B3 3非运算非运算
3、非逻辑非逻辑某事情发生与否，仅取决于一个条件，某事情发生与否，仅取决于一个条件，而且是对该条件的否定。即条件具备时事情不发生；而且是对该条件的否定。即条件具备时事情不发生；条件不具备时事情才发生。条件不具备时事情才发生。A灯灯L闭合闭合不闭合不闭合不不亮亮亮亮LA0110非非逻辑真值表逻辑真值表ALRVL=A1A非逻辑表达式：非逻辑表达式：AL 2.2、常用复合逻辑、常用复合逻辑 2 2或非或非 由或运算和非由或运算和非运算组合而成。运算组合而成。1 1与非与非 由与运算由与运算 和非和非运算组合而成。运算组合而成。0101BLA0011输输 入入1110输出输出“与与非非”真值真值表表010
4、1BLA0011输输 入入1000输出输出“或或非非”真值真值表表&ABL=ABABL=A+B13 3“异或异或”和和“同或同或”异或是一种异或是一种二变量二变量逻辑运算，逻辑运算，当两个变量取值相同时，当两个变量取值相同时，逻辑函数值为逻辑函数值为0 0；当两个变量取值不同时，逻辑函数值为；当两个变量取值不同时，逻辑函数值为1 1。0101BLA0011输输 入入0110输出输出“异或异或”真值真值表表异或的逻辑表达式为：异或的逻辑表达式为：BAL=A=1+B_1BABABAF(1)两变量的两变量的“异或逻辑异或逻辑”和和“同或逻辑同或逻辑”互为反互为反函数。函数。_ BABAABBAABB
5、ABABABABABABABAL=A=+B两变量的两变量的“异或逻辑异或逻辑”和和“同或逻辑同或逻辑”互为反函互为反函数。数。图图 2 11 多变量的多变量的“异或异或”电路电路 (2)多变量的多变量的“异或异或”及及“同或同或”逻辑逻辑 多变量的“异或”或“同或”运算，要利用两变量的“异或门”或“同或门”来实现。图图 2 12 多变量多变量的的“同或同或”电路电路由图2-11(a)得：由图2-11(b)得：由图2-12(a)得：由图2-12(b)得：DCBADCBAYYYDCYBAYCBACBACYYBAYDCBADCBAFFFDCFBAFCBACBACFFBAF )()()()()()(2
6、12111212111 (2)偶数个变量的“同或”，等于这偶数个变量的“异或”之非。如：A B=A B C D=奇数个变量的“同或”，等于这奇数个变量的“异或”。如：_BA_DCBAA B C=CBA 将将0,1值代入多变量的异或式中可得出如下结论。值代入多变量的异或式中可得出如下结论。(1)奇数个“1”相异或结果为1；偶数个1相异或结果为0。2.2.5逻辑运算的优先级别逻辑运算的优先级别逻辑运算的优先级别决定了逻辑运算的先后顺序。在求解逻辑函数时，应首先进行级别高的逻辑运算。各种逻辑运算的优先级别，由高到低的排序如下：长非号是指非号下有多个变量的非号。加同或异或乘号括长非号 2.2.6逻辑运
7、算的完备性（略）逻辑运算的完备性（略）2.2.7 正负逻辑正负逻辑在数字系统中，逻辑值是用逻辑电平表示的。若用逻辑高电平UH表示逻辑“真”，用逻辑低电平UL表示逻辑“假”，则称为正逻辑；反之，则称为负逻辑。表表2-5 电位关系与正、电位关系与正、负逻辑负逻辑同样的方法可得到正与等于负或，同样的方法可得到正与等于负或，正异或等于负同或。正异或等于负同或。集成门电路的分类集成门电路的分类1.按内部有源器件的不同分为：按内部有源器件的不同分为：双极型晶体管集成门电路：双极型晶体管集成门电路：LSTTL、ECL、I2L单极型单极型MOS集成门电路：集成门电路：CMOS、NMOS、PMOS、LDMOS、
8、VDMOS晶体管和晶体管和MOS管集成门电路：管集成门电路：BiCMOS2.按集成度分为：按集成度分为：SSI（小规模（小规模IC）、）、MSI（中规模（中规模IC）、）、LSI（大规模（大规模IC）、）、VLSI（超大规模（超大规模IC）。）。2.3 集集 成成 逻逻 辑辑 门门2.3.1 2.3.1 TTL与非门的基本结构及工作原理与非门的基本结构及工作原理+VLABC123DDDDD4（+5V）PR3152CC3kR4.7kR1kTc1C+VBA（+5V）NNNNPPPPCCRb1+V13b1（+5V）T1CRBACC1.电路电路基本结构基本结构+VV12312312313DTRC输入级
9、输出级中间级T4Tc22R3b1BRc4Aoe211k1.6kVc2TCCVR（+5V）e24k1302 2功能分析功能分析（1 1）输入全为高电平）输入全为高电平3.63.6V时。时。T2 2、T3 3饱和导通，饱和导通，V3.6V+V123D12312313Rb11K1.6k2RCC4k1（+5V）4TB饱和RRCe2TT130截止o饱和3倒置状态c4截止c2TA实现了与非门的逻实现了与非门的逻辑功能之一：辑功能之一：输入全为高电平时，输入全为高电平时，输出为低电平输出为低电平。由于由于T2 2饱和导通，饱和导通，VC2C2=1=1V。T4 4和二极管和二极管D都截止。都截止。由于由于T3
10、 3饱和导通，输出电压为：饱和导通，输出电压为：VO O=VCES3CES30.30.3V2.1V1.4V0.7V1V0.3V该发射结导通，该发射结导通，VB1 1=1=1V。T2 2、T3 3都截止。都截止。（2 2）输入有低电平）输入有低电平0.30.3V 时。时。3.6V0.3VV+V123123123D131.6k4kTCT1k截止e2导通饱和4o截止T130Rb12导通TRRBCC3c21ARc4 实现了与非门的逻辑实现了与非门的逻辑功能的另一方面：功能的另一方面：输入有低电平时，输入有低电平时，输出为高电平输出为高电平。忽略流过忽略流过RC2 2的电流，的电流，VB4B4VCCCC
11、=5=5V 。由于由于T4 4和和D导通，所以：导通，所以：VO OVC CC C-VBE4BE4-VD D =5-0.7-0.7=3.6=5-0.7-0.7=3.6（V）CBAL综合上述两种情况，综合上述两种情况，该电路满足与非的逻该电路满足与非的逻辑功能，即：辑功能，即：1V5V4.3V3.6V3 主要参数主要参数（1)TTL与非门提高工作速度的原理与非门提高工作速度的原理a.采用多发射极三极管加快了存储电荷的消散过程。采用多发射极三极管加快了存储电荷的消散过程。+VV0.3V3.6V12312313b14kB10.7VTiiB111kBR1.6kc2e21.4VTA1VTRCCR2oC3
12、b.b.采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。+V+VVV123123DD123123（+5V）（+5V）oCC放电CCLRCTT4导通ToL截止c43TR导通3截止4截止充电导通c4C（2)TTL2)TTL与非门传输延迟时间与非门传输延迟时间t tpdpd导通延迟时间导通延迟时间tPHL从输入波形上升沿的中点到输出波形下降沿从输入波形上升沿的中点到输出波形下降沿的的 中点所经历的时间。中点所经历的时间。一般一般TTL与非门传输延迟时间与非门传输延迟时间tpd的值为几纳秒十几个纳秒。的值为几纳秒十几个纳秒。截止延
13、迟时间截止延迟时间tPLH从输入波形下降沿的中点到输出波形上升沿从输入波形下降沿的中点到输出波形上升沿的的 中点所经历的时间。中点所经历的时间。2PHLPLHpdttt与非门的传输延迟时间与非门的传输延迟时间tpd：tPHLtPLHVoViiV0.52.0V3.02.53.5(V)1.5(V)4.03.02.51.01.03.50.54.02.0o1.5（3 3）抗干扰能力抗干扰能力1电压传输特性曲线：电压传输特性曲线：Vo=f（Vi）V+V13123123D1231K21TBRCe2To3TAiV4T4kc4RRCCb11.6kR130c2ABCDEV2.4VO OH H（m mi in n
14、）0.4VVO OL L（m ma ax x）VO FFO NV（1 1）输出高电平电压输出高电平电压V VOHOH在正逻辑体制中代表逻辑在正逻辑体制中代表逻辑“1”1”的输出电压。的输出电压。VOH的理论值为的理论值为3.63.6V，产品规定输出高电压的产品规定输出高电压的最小值最小值VOH（min）=2.4=2.4V。VOH 的标准值是的标准值是3V。（2 2）输出低电平电压输出低电平电压V VOLOL在正逻辑体制中代表逻辑在正逻辑体制中代表逻辑“0”0”的输出电压。的输出电压。VOL的理论值为的理论值为0.30.3V，产品规定输出低电压的产品规定输出低电压的最大值最大值VOL（max）=
15、0.4=0.4V。VOL 的标准值是的标准值是0.3V。（3 3）关门电平电压关门电平电压V VOFFOFF是指输出电压下降到是指输出电压下降到VOH（min）时时对应的输入电压。对应的输入电压。即即输入低电压的最大值。在产品手册中输入低电压的最大值。在产品手册中常称为常称为输入低电平电压输入低电平电压，用，用VIL（max）表示。产品规定表示。产品规定VIL（max）=0.8=0.8V。(0.8-1V)(0.8-1V)几个重要参数几个重要参数（4 4）开门电平电压开门电平电压V VONON是指输出电压下降到是指输出电压下降到VOL（max）时对时对应的输入电压。应的输入电压。即即输入高电压的
16、最小值。在产品手册中常输入高电压的最小值。在产品手册中常称为称为输入高电平电压输入高电平电压，用，用VIH（min）表示。产品规定表示。产品规定VIH（min）=2=2V。(1.4-1.8V)(1.4-1.8V)（5 5）阈值电压阈值电压V Vthth电压传输特性的过渡区所对应的输入电电压传输特性的过渡区所对应的输入电压，即决定电路截止和导通的分界线，也是决定输出高、压，即决定电路截止和导通的分界线，也是决定输出高、低电压的分界线。低电压的分界线。近似地：近似地：VthVOFFVON 即即ViVth，与非门关门，输出高电平；与非门关门，输出高电平；ViVth，与非门开门，输出低电平。与非门开门
17、，输出低电平。Vth又常被形象化地称为又常被形象化地称为门槛电压门槛电压。Vth的值为的值为1.31.3V1.1.V。OH（min）3.01.5B(0.6V,3.6V)DD(1.4V,0.3V)o0.4V0.5C(1.3V,2.48V)A(0V,3.6V)iVV4.00.5E(3.6V,0.3V)VVV3.52.51.5VOFFOL（max）2.4VA3.52.0(V)ONE4.02.0(V)2.51.0B1.0C3.0OH（min）3.01.5B(0.6V,3.6V)DD(1.4V,0.3V)o0.4V0.5C(1.3V,2.48V)A(0V,3.6V)iVV4.00.5E(3.6V,0.3
18、V)VVV3.52.51.5VOFFOL（max）2.4VA3.52.0(V)ONE4.02.0(V)2.51.0B1.0C3.0低电平噪声容限低电平噪声容限 VNLVOFF-VOL（max）0.80.8V-0.4-0.4V0.40.4V高电平噪声容限高电平噪声容限 VNHVOH（min）-VON2.42.4V-2.0-2.0V0.40.4V（6)噪声容限噪声容限TTL门电路的输出高低电平是一个范围，门电路的输出高低电平是一个范围，即它的输入信号允许一定的容差。即它的输入信号允许一定的容差。高电平电压“0”2.4V0.4V3.6V的范围“1”0VV的范围低电平电压oVNHi3.6VVVG&NL
19、12V&GoVVOL（max）OFF0.8V输入“0”ONOH（min）2V0V0V输出“1”V输出“0”V输入“1”VoV2.4Vi3.6V0.4V(mA)14151b1BCCIL RVVI（7 7）输入低电平电流）输入低电平电流IIL与输入高电平电流与输入高电平电流IIH 1.1.输入低电平电流输入低电平电流I IILIL是指当门电路的输入端接低电平时，从是指当门电路的输入端接低电平时，从 门电路输入端流出的电流。门电路输入端流出的电流。可以算出：可以算出：产品规定产品规定IIL1.61.6mA。2.2.输入高电平电流输入高电平电流I IIH IH 是指当门电路的输入端接高电平时，流入是指
20、当门电路的输入端接高电平时，流入 输入端的电流。输入端的电流。产品规定：产品规定：IIH4040uA。（8 8）灌电流负载）灌电流负载当驱动门输出低电平时，电流从负载当驱动门输出低电平时，电流从负载门门 灌入驱动门。灌入驱动门。ILOLOLIIN N NOLOL称为输出低电平时的扇出系数。称为输出低电平时的扇出系数。产品规定产品规定IOL=16mA。IHOHOHIIN （9 9）拉电流负载）拉电流负载当驱动门输出高电平时，电流从驱动当驱动门输出高电平时，电流从驱动门门 拉出拉出,流至负载门的输入端。流至负载门的输入端。NOH称为称为输出高电平时的扇出系数输出高电平时的扇出系数。产品规定产品规定
21、:IOH=0.4=0.4mA。由此可得出：由此可得出：一般一般NOLNOH，常取两者中的较小值作为门电路的扇出系数，用常取两者中的较小值作为门电路的扇出系数，用NO表示。表示。在工程实践中，有时需要将几个门的输出在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为端并联使用，以实现与逻辑，称为线与线与。普通普通的的TTL门电路不能进行线与门电路不能进行线与。为此，。为此，专门生产专门生产了一种可以进行线与的门电路了一种可以进行线与的门电路集电极开路集电极开路门。门。2.3.2 集电极开路门（集电极开路门（OC门）和三态门门）和三态门ALB&+V+V123123123DD1233导
22、通饱和（+5V）3CCTCCTT4R截止T截止Gc4导通L42截止1G+VL123123133RTTATB211Ke2CCRb1c21.6KR4K1 1）OCOC门门（1 1）实现线与。）实现线与。逻辑关系为逻辑关系为:OC门主要有以下几方面的应用：门主要有以下几方面的应用：（2 2）实现电平转换。）实现电平转换。如图示如图示，可使输出高电平变为可使输出高电平变为1010V。（3 3）用做驱动器。）用做驱动器。如图是用来驱动发光二极管的电路。如图是用来驱动发光二极管的电路。+VCCP1R&2LLBL&ACDCDABLLL21+10VV&O+5V&270（1）当输出高电平时当输出高电平时 RP不
23、能太大。不能太大。RP为最大值时要保证输出电压为为最大值时要保证输出电压为VOH（min）。OC门进行线与时，外接上拉电阻门进行线与时，外接上拉电阻RP的选择：的选择：得：得：mVCC-VOH（min）=IIHRP（max）由：由：IH)min(OH)max(PImVVRCC-+V&InIIIHVO HIHIH&PmRCC&（2）当输出低电平时当输出低电平时 所以：所以：RP（min）RPRP（max）ILP(min)OL(max)CCOL(max)ImRVVI由：由：得：得：ILOL(max)OL(max)CCP(min)ImIVVR+VIIO L&OLPCC&RmI&ILILV RP不能太
24、小。不能太小。RP为最小值时要保证输出电压为为最小值时要保证输出电压为VOL（max）。（1 1）三态输出门的结构及工作原理。）三态输出门的结构及工作原理。当当EN=0=0时，时，G输出为输出为1 1，D1 1截止，相当于一个正常的二输入端与非门，截止，相当于一个正常的二输入端与非门，称为正常工作状态。称为正常工作状态。当当EN=1时，时，G输出为输出为0，T4、T3都截止。这时从输出端都截止。这时从输出端L看进去，呈现看进去，呈现高阻，称为高阻态，或禁止态。高阻，称为高阻态，或禁止态。2 2）三态门）三态门L+V123123D13D123e2Vc2Bc4RRc2TAG141ENCCTTRRT
25、13b1p2L&BENABENA&L去掉非门去掉非门G G，则，则EN=1时，为工时，为工作状态，作状态，EN=0时，为高阻态。时，为高阻态。三态门在计算机总线结构中有着广泛的应用。三态门在计算机总线结构中有着广泛的应用。（a）组成单向总线组成单向总线实现信号的分时单向传送。实现信号的分时单向传送。（b）组成双向总线，组成双向总线，实现信号的分时双向传送。实现信号的分时双向传送。（2 2）三态门的应用）三态门的应用AEN&BAEN&BAEN&BENENEN111222333总线G1G2G32DIEN/D1D1总线I1OENGENGDOMOS管的结构管的结构S(Source)：源极：源极G(Ga
26、te)：栅极：栅极D(Drain)：漏极：漏极B(Substrate):衬底衬底金属层金属层氧化物层氧化物层半导体层半导体层PN结结2.3.32.3.3 CMOS CMOS门电路的构成门电路的构成1.CMOS非门（反相器）非门（反相器）VVVVVVDDTPTNDDTPTN(a)(b)iioo分析分析CMOS门电路的方法：门电路的方法：MOS管从栅极输入，漏极输出；管从栅极输入，漏极输出；对对N沟道管，输入逻辑沟道管，输入逻辑1导通（相当于开关闭合），输入逻辑导通（相当于开关闭合），输入逻辑0截截止（相当于开关断开）；对止（相当于开关断开）；对P沟道管则相反，即输入逻辑沟道管则相反，即输入逻辑0
27、导通，导通，输入逻辑输入逻辑1截止。截止。CMOS逻辑门电路是由逻辑门电路是由N沟道沟道MOSFET和和P沟道沟道MOSFET互补而成。互补而成。2.CMOS与非门与非门YVABDDTP1TN2TN1P2T3.CMOS或非门或非门YVABP1TDDTN2P2TN1TBAXBABABABABAXBAL后级为与或非门，经过逻辑变换，可得：后级为与或非门，经过逻辑变换，可得：4 4CMOS异或门电路异或门电路由两级组成，前级为或非门，输出为由两级组成，前级为或非门，输出为VL=AABDDXB+当当EN=1=1时，时，TP2 2和和TN2 2同时截止，输出为同时截止，输出为高阻状态高阻状态。所以，这是
28、一个低电平有效的三态门。所以，这是一个低电平有效的三态门。5 5 CMOS三态门三态门AL 当当EN=0=0时，时，TP2 2和和TN2 2同时导通，同时导通，为为正常的非门，正常的非门，输出输出LVAENDDP2TP1TTN2N1T11ENAL1ALEN一、一、TTL与与CMOS器件之间的接口问题器件之间的接口问题 两种不同类型的集成电路相互连接，驱动门必须要为两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流，即要负载门提供符合要求的高低电平和足够的输入电流，即要满足下列条件：满足下列条件：驱动门的驱动门的VOH（min）负载门的负载门的VIH（mi
29、n）驱动门的驱动门的VOL（max）负载门的负载门的VIL（max）驱动门的驱动门的IOH（max）负载门的负载门的IIH（总）总）驱动门的驱动门的IOL（max）负载门的负载门的IIL（总）总）2.3.42.3.4 集成逻辑门电路的应用集成逻辑门电路的应用 （b）用）用TTL门电路驱动门电路驱动5 5V低电低电流继电器，其中二极管流继电器，其中二极管D作保作保护，用以防止过电压。护，用以防止过电压。二、二、TTL和和CMOS电路带负载时的接口问题电路带负载时的接口问题1 1对于电流较小、电平能够匹配对于电流较小、电平能够匹配的负载可以直接驱动。的负载可以直接驱动。（a a）用）用TTL门电路
30、驱动发光二极门电路驱动发光二极管管LED，这时只要在电路中串接这时只要在电路中串接一个约几百一个约几百W W的限流电阻即可。的限流电阻即可。VA&B360（5V）CCLEDV电&CCBAD器继（5V）2 2带大电流负载带大电流负载（a a）可将同一芯片上的多个门并联作为驱动器。可将同一芯片上的多个门并联作为驱动器。（b b）也可在门电路输出端接三极管，以提高负载能力。也可在门电路输出端接三极管，以提高负载能力。V（5V）器CC继D电&B&AV123负载CC&AB （2 2）对于或非门及或门，）对于或非门及或门，多余输入端应接多余输入端应接低电平低电平，比如直接接地；也可以与比如直接接地；也可以
31、与有用的输入端并联使用。有用的输入端并联使用。三、多余输入端的处理三、多余输入端的处理 （1 1）对于与非门及与门，）对于与非门及与门，多余输入端应接多余输入端应接高电平高电平。如。如直接接电源正端，在前级驱直接接电源正端，在前级驱动能力允许时，也可以与有动能力允许时，也可以与有用的输入端并联使用。用的输入端并联使用。V&CCBA&AB（a）（b）1ABBA（a）（b）13 3一端消去或加上小圆圈，同时将相应变量取反，其逻辑关系不变。一端消去或加上小圆圈，同时将相应变量取反，其逻辑关系不变。2 2任一条线一端上的小圆圈移到另一端，其逻辑关系不变。任一条线一端上的小圆圈移到另一端，其逻辑关系不变
32、。2.6 2.6 混合逻辑中逻辑符号的变换混合逻辑中逻辑符号的变换1 1逻辑图中任一条线的两端同时加上或消去小圆圈，其逻辑关系不变。逻辑图中任一条线的两端同时加上或消去小圆圈，其逻辑关系不变。&BA1CBACLL&1BACBACLL&11BALBALBAL&本章小结本章小结 1逻辑运算中的三种基本运算是与、或、非运算。逻辑运算中的三种基本运算是与、或、非运算。2 2 TTLTTL集成逻辑门电路的输入级采用多发射极三级管、输出级采用达林集成逻辑门电路的输入级采用多发射极三级管、输出级采用达林顿结构，这不仅提高了门电路的开关速度，也使电路有较强的驱动负载顿结构，这不仅提高了门电路的开关速度，也使电
33、路有较强的驱动负载的能力。的能力。3 3集电极开路门集电极开路门(ococ)和三态门。掌握其基本电路和连接方式及工作原理。和三态门。掌握其基本电路和连接方式及工作原理。4 4MOSMOS集成电路常用的是两种结构。一种是集成电路常用的是两种结构。一种是NMOSNMOS门电路，另一类是门电路，另一类是CMOSCMOS门电路。与门电路。与TTLTTL门电路相比，它的优点是功耗低，扇出数大，噪声容限门电路相比，它的优点是功耗低，扇出数大，噪声容限大，开关速度与大，开关速度与TTLTTL接近，已成为数字集成电路的发展方向。接近，已成为数字集成电路的发展方向。5 5为了更好地使用数字集成芯片，应熟悉为了更好地使用数字集成芯片，应熟悉TTLTTL和和CMOSCMOS各个系列产品的外各个系列产品的外部电气特性及主要参数，还应能正确处理多余输入端，能正确解决不同部电气特性及主要参数，还应能正确处理多余输入端，能正确解决不同类型电路间的接口问题及抗干扰问题。类型电路间的接口问题及抗干扰问题。
