1、 12022-12-16 22022-12-16移动电话芯片组的结构模式为移动电话芯片组的结构模式为DSPCPU多频多频(GSM和和 CDMA等等)RF前端前端 32022-12-16 在欧洲的在欧洲的GSM制式的数字移动电话手机中，其基带处制式的数字移动电话手机中，其基带处理采用了以理采用了以DSP为核心的为核心的CDSP专用芯片专用芯片(包括包括DSP和模和模拟处理拟处理)。国内的研发者也用国内的研发者也用C54芯片完成了语音编解码和信道编芯片完成了语音编解码和信道编解码的功能，并把它们用于解码的功能，并把它们用于CDMA(IS-95)制式中。制式中。DSP在数字移动通信中的应用，主要是进
2、行数字基带信在数字移动通信中的应用，主要是进行数字基带信号处理，号处理，包括：包括：1.信源编码和解码信源编码和解码(语音编解码语音编解码)2.信道编解码：卷积编码、块交织、维特比译码等信道编解码：卷积编码、块交织、维特比译码等3.调制解调：调制解调：QDPSK，GMSK，BPSK/QPSK等等4.其它：均衡、误差校正、加解密、校验等。其它：均衡、误差校正、加解密、校验等。42022-12-162.1 C54x DSP的主要特点的主要特点u采用修正哈佛结构，片内共有采用修正哈佛结构，片内共有8条总线；条总线；u高度并行和带有专用硬件逻辑硬件设计；高度并行和带有专用硬件逻辑硬件设计；u高度专业化
3、的指令系统；高度专业化的指令系统；u模块化结构设计；模块化结构设计；u先进的先进的IC工艺；工艺；u功耗低、抗核辐射能力的静电设计方法。功耗低、抗核辐射能力的静电设计方法。52022-12-16一一.TMS32OC54X的主要特性的主要特性CPU多总线结构（多总线结构（1条程序总线、条程序总线、3条数据总线和条数据总线和4条地址条地址总线总线)40位位ALU，包括一个包括一个40位桶形移位寄存器和位桶形移位寄存器和2个独立个独立的的40位累加器；位累加器；1717位的并行乘法器位的并行乘法器比较、选择、存储单元（比较、选择、存储单元（CSSU)指数编码器指数编码器双地址生成器双地址生成器 62
4、022-12-16存储器存储器u192K可寻址存储空间可寻址存储空间u片内片内ROM，可配置为程序可配置为程序/数据存储器数据存储器u片内双片内双RAM（DARAM)u片内单寻址片内单寻址RAM(SARAM)C54X中的中的DARAM分成若干块，分成若干块，CPU可在一个机器周期可在一个机器周期内对其寻址两次。内对其寻址两次。72022-12-16指令系统指令系统u单周期重复和块指令重复单周期重复和块指令重复u块存储器传送指令块存储器传送指令u32未长操作数指令未长操作数指令u同时读入同时读入2或或3个操作数个操作数u能并行存储和并行加载的算术指令能并行存储和并行加载的算术指令u条件存储指令条
5、件存储指令u从中断快速返回从中断快速返回 82022-12-16片内外设（片内外围电路）片内外设（片内外围电路）On-Chip Peripheralsu片内外设是集成在芯片内部的与外部设备进行信息交片内外设是集成在芯片内部的与外部设备进行信息交换的功能模块，一般包含换的功能模块，一般包含I/O,A/D，串行通信等功能串行通信等功能模块模块u软件可编程等待状态发生器软件可编程等待状态发生器u可编程分区转换逻辑电路可编程分区转换逻辑电路u时钟发生器时钟发生器u全双工串口、时分多路串口、缓冲串口全双工串口、时分多路串口、缓冲串口u8位并行接口（位并行接口（HPI)u总线保持器、外部总线关断控制总线保
6、持器、外部总线关断控制 92022-12-16TMS320C542功功能框图能框图 102022-12-16TMS320C54X的内部硬件组成框图的内部硬件组成框图 112022-12-16各种读各种读/写访问总线使用一览表写访问总线使用一览表 122022-12-162.2 中央处理单元中央处理单元对所用的对所用的C54X器件，中央处理单元（器件，中央处理单元（CPU)是通是通用的。基本组成如下：用的。基本组成如下：u40位的算术逻辑单元（位的算术逻辑单元（ALU)u2个个40位的累加器位的累加器u移位移位1630位的桶形移位器位的桶形移位器u比较、选择和存储单元（比较、选择和存储单元（CS
7、SU)u指数编码器指数编码器uCPU状态和控制寄存器状态和控制寄存器 132022-12-161.C54x的算术逻辑单元（的算术逻辑单元（ALU）：）：C54x/LC54x使用使用40-bit的算术逻辑单元（的算术逻辑单元（ALU）和两个和两个40-bit的累加器（的累加器（ACCA和和ACCB）来完成二进来完成二进制补码的算术运算。同时制补码的算术运算。同时ALU也能完成布尔运算。也能完成布尔运算。ALU可使用以下输入：可使用以下输入：16-bit的立即即数的立即即数 从数据存储器读出的从数据存储器读出的 16-bit字字暂存器暂存器T中的中的16-bit值值 从数据存储器读出的两个从数据存
8、储器读出的两个16-bit字字从数据存储器读出的一个从数据存储器读出的一个32-bit字字从其中一个累加器输出的从其中一个累加器输出的40-bit值值 ALU能起两个能起两个16-bit ALUs的作用，且在状态寄存器的作用，且在状态寄存器ST1中的中的C16位置位置1时，可同时完成两个时，可同时完成两个16-bit运算运算 142022-12-16ALU框图：框图：152022-12-162.累加器：累加器：u累加器累加器ACCA和和ACCB存放从存放从ALU或乘法器或乘法器/加法器单元加法器单元输出的数据，累加器也能输出到输出的数据，累加器也能输出到ALU或乘法器或乘法器/加法器中。加法器
9、中。u执行执行MIN和和MAX指令或并行指令指令或并行指令LD|MAC时，一个累加时，一个累加器加载数据，另一个完成运算器加载数据，另一个完成运算u保护位作为计算时的头区保护位作为计算时的头区(Head margin),用作数据位余量，用作数据位余量，以防止自相关等迭代运算时溢出以防止自相关等迭代运算时溢出uA和和B不同之处不同之处:A的高的高16位可作为乘位可作为乘/加单元的一个输入加单元的一个输入 162022-12-163.桶形移位器桶形移位器u40位的桶形移位器是对一些操作进行定标和标准化位的桶形移位器是对一些操作进行定标和标准化uC54x的桶形移位器有一个与累加器或数据存储器的桶形移
10、位器有一个与累加器或数据存储器（CB，DB）相连接的相连接的40-bit输入，和一个与输入，和一个与ALU或或数据存储器（数据存储器（EB）相连接的相连接的40-bit输出。输出。u桶形移位器能把输入的数据进行桶形移位器能把输入的数据进行0到到31bits的左移和的左移和0到到16bits的右移。的右移。u所移的位数由所移的位数由ST1中的移位数域（中的移位数域（ASM）或被指定作或被指定作为移位数寄存器的暂存器（为移位数寄存器的暂存器（TREG）决定。决定。172022-12-163.桶形移位器桶形移位器 182022-12-164.辅助寄存器算术单元辅助寄存器算术单元u C54x通过使用两
11、个辅助寄存器算术单元（通过使用两个辅助寄存器算术单元（ARAU0和和ARAU1），），每周期能产生两个数据存储器地址。每周期能产生两个数据存储器地址。uPB总线能把存储在程序空间的数据操作数（如系数表）总线能把存储在程序空间的数据操作数（如系数表）传送到乘法器和加法器中进行乘传送到乘法器和加法器中进行乘/累加运算，或者在数累加运算，或者在数据移动指令（据移动指令（MVPD和和READA）中传送到数据空间。中传送到数据空间。这种能力再加上双操作数读的特性，支持单周期这种能力再加上双操作数读的特性，支持单周期3操作操作数指令的执行，如数指令的执行，如FIRS指令。指令。uC54x还有一组寻址片内外
12、设的片内双向总线，通过还有一组寻址片内外设的片内双向总线，通过CPU接口中的总线交换器与接口中的总线交换器与DB和和EB 相连接。对这组相连接。对这组总线的访问，需要两个或更多的机器周期来进行读和总线的访问，需要两个或更多的机器周期来进行读和写，具体所需周期数由片内外设的结构决定。写，具体所需周期数由片内外设的结构决定。192022-12-16辅助寄存器算术单元辅助寄存器算术单元 202022-12-165.5.乘法器乘法器/加法器单元加法器单元u乘法器乘法器/加法器与一个加法器与一个40-bit的累加器在一个单指令周期里完成的累加器在一个单指令周期里完成17x17-bit的二进制补码运算。乘
13、法器的二进制补码运算。乘法器/加法器单元由以下部分组成：加法器单元由以下部分组成：乘法器，加法器，带符号乘法器，加法器，带符号/无符号输入控制，小数控制，零检测器，无符号输入控制，小数控制，零检测器，舍入器（二进制补码），溢出舍入器（二进制补码），溢出/饱和逻辑和暂存器（饱和逻辑和暂存器（TREG）。）。u乘法器有两个输入：一个是从乘法器有两个输入：一个是从TREG，数据存储器操作数，或一个数据存储器操作数，或一个累加器中选择；另一个则从程序存储器，数据存储器，一个累加器累加器中选择；另一个则从程序存储器，数据存储器，一个累加器或立即数中选择。或立即数中选择。u另外，乘法器和另外，乘法器和AL
14、U在一个指令周期里共同执行乘在一个指令周期里共同执行乘/累加（累加（MAC）运算且并行运算且并行ALU运算。这个功能可用来确定欧几里德距离，以及运算。这个功能可用来确定欧几里德距离，以及完成复杂的完成复杂的DSP算法所需要的算法所需要的LMS滤波滤波 212022-12-16乘法器乘法器/加法器单元加法器单元 222022-12-16 比较、选择和存储单比较、选择和存储单元（元（CSSU）完成累加器完成累加器的高位字和低位字之间的高位字和低位字之间的最大值比较，即选择的最大值比较，即选择累加器中较大的字并存累加器中较大的字并存储在数据存储器中，不储在数据存储器中，不改变状态寄存器改变状态寄存器
15、ST0中的中的测试测试/控制位和传送寄存控制位和传送寄存器（器（TRN）的值。同时，的值。同时，CSSU利用优化的片内硬利用优化的片内硬件促进件促进Viterbi型蝶形运型蝶形运算。算。6.比较，选择和存储单元（比较，选择和存储单元（CSSU）232022-12-167.7.指数编码器指数编码器 指 数 编 码 器 用 于 支 持 单 周 期 指指 数 编 码 器 用 于 支 持 单 周 期 指令令 E X P 的 专 用 硬 件。在的 专 用 硬 件。在 E X P 指 令 中指 令 中累加器中的指数值能以二进制补码的形式累加器中的指数值能以二进制补码的形式存储在存储在T寄存器中，范围为寄存
16、器中，范围为bit-8至至31。指。指数值定义为前面的冗余位数减数值定义为前面的冗余位数减8的差值，的差值，即累加器中为消除非有效符号位所需移动即累加器中为消除非有效符号位所需移动的位数。当累加器中的值超过了的位数。当累加器中的值超过了32bits，该操作将产生负值。该操作将产生负值。242022-12-168.CPU8.CPU状态和控制寄存器状态和控制寄存器uC54x有三个状态和控制寄存器，它们分别为：状有三个状态和控制寄存器，它们分别为：状态寄存器态寄存器ST0，状态寄存器状态寄存器ST1和处理器方式状态寄和处理器方式状态寄存器存器PMST。ST0和和ST1包括了各种条件和方式的状包括了各
17、种条件和方式的状态，态，PMST包括了存储器配置状态和控制信息。包括了存储器配置状态和控制信息。uST0uST1uPMST 252022-12-16C54X主要围绕主要围绕8组组16-bit总线而建立的：总线而建立的：程序总线（程序总线（PB）传送从程序存储器来的指令代码和传送从程序存储器来的指令代码和立即数。立即数。三组数据总线（三组数据总线（CB，DB和和EB）连接各种元器件，连接各种元器件，如如CPU、数据地址产生逻辑、程序地址产生逻辑，数据地址产生逻辑、程序地址产生逻辑，片内外设和数据存储器。片内外设和数据存储器。CB和和DB总线传送从数据存总线传送从数据存储器读出的操作数。储器读出的
18、操作数。EB总线传送写入到存储器中的总线传送写入到存储器中的数据。数据。四组数据总线（四组数据总线（PAB，CAB，DAB和和EAB）传送执传送执行指令所需要的地址。行指令所需要的地址。2.3 C54x的总线结构的总线结构 262022-12-162.3 C54x的总线结构的总线结构uC54X的总线结构为指令并行执行提供硬件支持。的总线结构为指令并行执行提供硬件支持。利用利用ARAUO和和ARAU1(辅助寄存器算术单元）在单周期内最多产生两辅助寄存器算术单元）在单周期内最多产生两个数据存储器地址，同时读取两个操作数。个数据存储器地址，同时读取两个操作数。PB能把存储在程序空间的数据操作数，传送
19、到乘能把存储在程序空间的数据操作数，传送到乘/加单元进行乘加单元进行乘/加操加操作，或通过数据传送指令（作，或通过数据传送指令（MVPD和和READA)传送到数据空间的目的传送到数据空间的目的地。使得地。使得C54X器件可支持三操作数指令的执行（器件可支持三操作数指令的执行（FIR)C54X还有一条访问片内外设的总线。还有一条访问片内外设的总线。该总线通过该总线通过CPU接口的总线变换器连接到接口的总线变换器连接到DB和和EB，使用该总线读和使用该总线读和写需要写需要2个和多个周期。个和多个周期。272022-12-162.4 存储器空间：存储器空间：uC54x存储器由三个独立的可选择空间组成
20、：存储器由三个独立的可选择空间组成：程序，数据和程序，数据和I/O空间。空间。192K16bit的存储空间的存储空间64K字的程序存储空间、字的程序存储空间、64K字的数据存储空间、字的数据存储空间、64K字的字的I/O空间空间u所有的所有的C54x片内都包括随机访问存储器片内都包括随机访问存储器（RAM）和只读存储器（和只读存储器（ROM）。）。uRAM又分两种：双访问又分两种：双访问RAM（DARAM）和单和单访问访问RAM（SARAM）。）。282022-12-16存储器分配：存储器分配：上表列出了各种上表列出了各种C54X片内各种存储器的容量片内各种存储器的容量与片外存储器相比，片内存
21、储器具有不需插入与片外存储器相比，片内存储器具有不需插入等待状态、成本和功耗低等优点。等待状态、成本和功耗低等优点。292022-12-161.1.片内片内RAMRAMu片内片内ROM一般是映射到程序存储空间的一般是映射到程序存储空间的一部分，某些情况下，也可以同时映射到一部分，某些情况下，也可以同时映射到数据存储器空间的一部分。数据存储器空间的一部分。u较小时（较小时（2K）的器件，通常包含一个引导的器件，通常包含一个引导装入程序，可以对更快的装入程序，可以对更快的RAM或片外或片外RAM进行引导。进行引导。u较大的较大的ROM，称为定制称为定制ROM，可对其编可对其编程，将用户的目标文件写
22、入程，将用户的目标文件写入ROM中中 302022-12-162.2.片内双重片内双重RAM(DARAM)RAM(DARAM)u片内片内DARAM是通过分快来进行组织的。是通过分快来进行组织的。u在每个机器周期内可以被访问两次，因此在每个机器周期内可以被访问两次，因此CPU在每在每个机器周期内可以对同一个机器周期内可以对同一DARAM块进行读和写。块进行读和写。u一般总是映射到数据空间，主要用来存储数据。一般总是映射到数据空间，主要用来存储数据。u有时也可以映射到程序空间，用来存储程序编码。有时也可以映射到程序空间，用来存储程序编码。uC54X 的并行结构和片内的并行结构和片内RAM的双寻址能
23、力，使它的双寻址能力，使它能够在一个给定的周期内同时执行能够在一个给定的周期内同时执行4次存储器操作：次存储器操作：1次取指、读两个操作数和写一个操作数。次取指、读两个操作数和写一个操作数。312022-12-163.3.片内单次访问片内单次访问RAM(SARAM)RAM(SARAM)u片内片内SARAM通过分快来进行组织的，每一块通过分快来进行组织的，每一块在单周期内只能进行一次访问。在单周期内只能进行一次访问。u一般映射到数据空间，主要用来存储数据。一般映射到数据空间，主要用来存储数据。u也可以映射程序空间，存储程序编码。也可以映射程序空间，存储程序编码。322022-12-164.4.存
24、储器空间存储器空间u程序存储器空间主要存放要执行的指令和执行程序存储器空间主要存放要执行的指令和执行中所用的系数表。中所用的系数表。u数据存储器存放指令执行时所要用到的数据。数据存储器存放指令执行时所要用到的数据。uI/O存储空间主要与存储器映象外围设备相接存储空间主要与存储器映象外围设备相接口，也可作为附加的数据存储空间使用口，也可作为附加的数据存储空间使用 332022-12-162.5 程序存储器程序存储器uC54X器件外部可访问存储器为器件外部可访问存储器为64K字字u当片内存储器映射到程序空间是，只要访问地址在它当片内存储器映射到程序空间是，只要访问地址在它们范围之内，器件可以自动访
25、问片内存储器。们范围之内，器件可以自动访问片内存储器。u当程序地址产生单元生成的地址超出了片内存储器的当程序地址产生单元生成的地址超出了片内存储器的范围，器件自动产生一个外部访问。范围，器件自动产生一个外部访问。uPMST寄存器中寄存器中MP/C位和位和OVLY位决定了那些存储位决定了那些存储器在程序空间内有效。器在程序空间内有效。u为了增强处理器的性能，对片内为了增强处理器的性能，对片内ROM在细分若干块，在细分若干块，可以在片内可以在片内ROM的一个块内取指的同时，有在别的的一个块内取指的同时，有在别的块中读取数据。块中读取数据。342022-12-16Memory Maps for th
26、e 542 352022-12-16片内片内ROM程序程序器图（高程序程序器图（高2K地址）地址）u自举加载程序；自举加载程序；u256字字律压扩表律压扩表u256字字A律压扩表律压扩表u256字正弦函数值查找表字正弦函数值查找表u中断向量表中断向量表 362022-12-16C54X器件器件ROM的分快组织方式的分快组织方式 372022-12-162.6 数据存储器数据存储器u数据存储器的容量为数据存储器的容量为64K字。字。u除了除了DARAM和和SARAM可映射到数据空间以外，片可映射到数据空间以外，片内内ROM页可以通过设置页可以通过设置PMST寄存器中的寄存器中的DROM位位将部分
27、将部分ROM映射到数据空间映射到数据空间u当片内存储器映射到数据空间时，只要访问地址在当片内存储器映射到数据空间时，只要访问地址在它们范围之内，器件可以自动访问片内存储器。它们范围之内，器件可以自动访问片内存储器。u当数据地址产生逻辑（当数据地址产生逻辑（DAGEN)单元生成的地址超单元生成的地址超出了片内存储器的范围，器件自动产生一个外部访出了片内存储器的范围，器件自动产生一个外部访问。问。382022-12-162.7 数据存储器数据存储器u对数据对数据ROM的单操作寻址，包括的单操作寻址，包括32位长字操作数寻址，位长字操作数寻址，单个周期就可以完成。若双操作数寻址时，如果操作数单个周期
28、就可以完成。若双操作数寻址时，如果操作数驻留在同一块内，则需要驻留在同一块内，则需要2个周期；若在不同块内，则需个周期；若在不同块内，则需1个周期。个周期。u为提高处理器性能，片内为提高处理器性能，片内RAM也细分成若干快。可在同也细分成若干快。可在同一个周期内从同一块一个周期内从同一块DARAM中取出两个操作数，并将操中取出两个操作数，并将操作数写入另一块作数写入另一块DARAM中。中。u数据存储器数据存储器64K数据空间可以通过数据空间可以通过16位的物理地址进行访位的物理地址进行访问（例如：间接寻址方式），也可以按页进行访问。问（例如：间接寻址方式），也可以按页进行访问。（直接寻址方式）
29、。（直接寻址方式）。392022-12-16片内RAM分块图 402022-12-16分页管理数据存储空间分页管理数据存储空间u64K数据存储空间分成数据存储空间分成512个数据页（占用个数据页（占用9位高地址），每位高地址），每个数据页有个数据页有128个字（占用个字（占用7位低地址），位低地址），u状态寄存器状态寄存器ST0中的中的9位数据页指针位数据页指针DP的值确定当前使用那的值确定当前使用那个数据页。个数据页。u当前数据页中的每一个字则由当前数据页中的每一个字则由7位偏移量来指定（含在指令位偏移量来指定（含在指令中）。中）。u在采用直接寻址方式访问数据存储器时，不但要指定数据在采用直
30、接寻址方式访问数据存储器时，不但要指定数据页（确定页（确定DP的值），还要指定偏移量（由指令确定）。的值），还要指定偏移量（由指令确定）。u为了加快数据的访问速度，最好把同类的数据放在同一数为了加快数据的访问速度，最好把同类的数据放在同一数据页中。据页中。412022-12-16分页管理数据存储器分页管理数据存储器 422022-12-16 存储器映射寄存器存储器映射寄存器uC54X有有26个个CPU寄存器寄存器,片内外设寄存器映射到数据存储器片内外设寄存器映射到数据存储器空间，这些存储器驻留在数据空间，这些存储器驻留在数据0页页(数据地址数据地址0000h-007Fh)u存储器映射的访问方式
31、可以简化对它们的访问，便于上下文存储器映射的访问方式可以简化对它们的访问，便于上下文转换时存取寄存器，便于在累加器和其它寄存器中传送信息。转换时存取寄存器，便于在累加器和其它寄存器中传送信息。CPU寄存器寄存器:26个个,访问时不需等待状态。访问时不需等待状态。外设寄存器外设寄存器:用于外围电路的控制和存放数据用于外围电路的控制和存放数据,寻址需至少需两个周期寻址需至少需两个周期(0020h-005Fh)便笺式便笺式RAM:包括包括32字字DARAM,用于各种存储。用于各种存储。u均映射到均映射到DARAM前前1K数据存储器。数据存储器。432022-12-16CPU中存储器映射寄存器中存储器
32、映射寄存器 442022-12-16 452022-12-162.8 I/O存储空间存储空间uI/O端口和存储器一样，都可以看作数据源，端口和存储器一样，都可以看作数据源，从逻辑上讲，二者没有本质的差异。从逻辑上讲，二者没有本质的差异。uI/O空间有空间有64K的寻址范围，且只存在于片外。的寻址范围，且只存在于片外。u由于由于C54X器件外部只有一组地址总线和数据器件外部只有一组地址总线和数据总线，因此片外总线，因此片外3个存储空间的访问是通过存个存储空间的访问是通过存储器选择信号储器选择信号PS,DS和和IS进行的。进行的。uI/O空间的访问可通过空间的访问可通过PORTR和和PORTW指令
33、指令进行。进行。462022-12-162.9 CPU寄存器的简单总结寄存器的简单总结u1.中断寄存器（中断寄存器（IMR,IFR):中断屏蔽寄存器在需要时可以屏蔽掉某些中断中断屏蔽寄存器在需要时可以屏蔽掉某些中断中断标志寄存器指出当前中断的状态中断标志寄存器指出当前中断的状态u2.状态寄存器状态寄存器(ST0,ST1):ST0和和ST1包含包含C54X器件各种条件和模式的状态。器件各种条件和模式的状态。ST0包括算术操作和位操作产生的各种标志包括算术操作和位操作产生的各种标志(OVA,OVB,C和和TC).ST0还包括还包括DP和和ARP字段，字段，ST1反映处理器运行的反映处理器运行的模式
34、和指令状态。见书模式和指令状态。见书P27页页 472022-12-16CPU寄存器的简单总结寄存器的简单总结u3累加器累加器(A,B):两个两个40位的累加器，每个累加器都是存储器映射方式，分成累位的累加器，每个累加器都是存储器映射方式，分成累加器低位，累加器高位和累加器保护位。加器低位，累加器高位和累加器保护位。u4暂存器（暂存器（T):暂存器有许多用处：暂存器有许多用处：乘法指令和乘乘法指令和乘/累加指令的一个操作数累加指令的一个操作数带有移位操作指令的动态移位值带有移位操作指令的动态移位值BITT的一个动态位地址的一个动态位地址DADST和和DSADT指令中用的转移尺度。用于指令中用的
35、转移尺度。用于Viterbi算法算法ACS操作操作EXP指令算出的指数值指令算出的指数值NORM指令使用指令使用T完成数据归一化工作完成数据归一化工作 482022-12-16CPU寄存器的简单总结寄存器的简单总结u5状态转移寄存器（状态转移寄存器（TRN):TRN用在用在Viterbi解码算法中记录转移路径。解码算法中记录转移路径。u6辅助寄存器辅助寄存器(AR0-AR7):8个个16位的辅助寄存器可以被位的辅助寄存器可以被CPU访问，可以用访问，可以用(ARAU)进进行修改。行修改。辅助寄存器的主要功能时产生数据空间的辅助寄存器的主要功能时产生数据空间的16位地址位地址(间接寻间接寻址）址
36、）可以作为通用寄存器或计数器。可以作为通用寄存器或计数器。u7堆栈指针寄存器堆栈指针寄存器(SP):存有系统堆栈栈顶地址。存有系统堆栈栈顶地址。SP总是指向最后一个压入堆栈的元素。总是指向最后一个压入堆栈的元素。在中断、调用、返回中要使用堆栈在中断、调用、返回中要使用堆栈 492022-12-16CPU寄存器的简单总结寄存器的简单总结u8循环缓冲器大小寄存器循环缓冲器大小寄存器(BK):在循环寻址中，在循环寻址中，ARAU利用利用16位循环缓冲器大小位循环缓冲器大小寄存器来之名数据块的大小寄存器来之名数据块的大小u9块重复寄存器块重复寄存器(BRC,RSA和和REA)：当一个代码端要重复执行时
37、，用当一个代码端要重复执行时，用16位的块重复寄位的块重复寄存器存器(BRC)来指明代码段重复的次数来指明代码段重复的次数块重复地址开始寄存器块重复地址开始寄存器(RSA)存放要重复执行的程存放要重复执行的程序程序器的首地址序程序器的首地址块重复地址结束寄存器块重复地址结束寄存器(REA)存放末地址存放末地址 502022-12-16CPU寄存器的简单总结寄存器的简单总结u10处理器模式状态寄存器处理器模式状态寄存器(PMST):控制控制C54X的存储器配置情况，它的内部存放存储的存储器配置情况，它的内部存放存储器建立始的状态和控制信息。器建立始的状态和控制信息。u11程序计数器扩张寄存器程序
38、计数器扩张寄存器(XPC):512022-12-161.两个通用两个通用I/O引脚，引脚，/BIO和和XF。2.2.软件可编程等待状态发生器。软件可编程等待状态发生器。3.3.可编程块切换开关模块。可编程块切换开关模块。4.4.硬件定时器硬件定时器;5.5.时钟发生器时钟发生器6.6.主机接口（主机接口（HPIHPI）：）：8bit8bit标准型主机接口标准型主机接口8 8bitbit增强型主机接口增强型主机接口1616bitbit增强型主机接口增强型主机接口7.7.串口串口:(:(同步、缓冲同步、缓冲McBSPMcBSP和时分多路（和时分多路（TDMTDM）8.外部总线接口。外部总线接口。9
39、.9.IEEE 1149.1IEEE 1149.1标准扫描逻辑。标准扫描逻辑。2.10 片内外设：片内外设：522022-12-161.通用通用I/O接口引脚接口引脚u每种每种C54X器件都有两个通用器件都有两个通用I/O引脚：引脚：分支转移控制输入引脚分支转移控制输入引脚BIO外部标志输入引脚外部标志输入引脚XFuBIO用来监控外围电路和外部器件的状态用来监控外围电路和外部器件的状态在时间要求苛刻的循环中在时间要求苛刻的循环中,实时处理不能被打断时实时处理不能被打断时,可以用可以用BIO信号代替中断信号代替中断根据该引脚状态来决定是否执行条件转移根据该引脚状态来决定是否执行条件转移uXF是一
40、个软件控制的输出引脚是一个软件控制的输出引脚可用来对外部器件发信号。可用来对外部器件发信号。通过对通过对ST1中中XF字段置位或清零，使字段置位或清零，使XF引脚输出高电位或引脚输出高电位或低电平低电平uXC 2,BIOuSSBX XF RSBX XF 532022-12-162.软件可编程等待状态产生器软件可编程等待状态产生器u软件可编程等待状态产生器是便于与慢速的片软件可编程等待状态产生器是便于与慢速的片外存储器和外存储器和I/O接口。接口。可将外部总线周期延长到可将外部总线周期延长到7个周期。个周期。由由16位的软件等待状态寄存器位的软件等待状态寄存器(SWWSR)控制控制不需任何外部硬
41、件不需任何外部硬件uSWWSR有有5个个3位字段对应则位字段对应则5个存储块。个存储块。存储空间和数据空间都被分成存储空间和数据空间都被分成2个个32KB的存储块的存储块I/O空间为空间为1个个64KB的块的块5个块可分别在个块可分别在SWWSR中设置中设置07个等待状态个等待状态 542022-12-163.可编程分区开关可编程分区开关u防止总线竞争，使得存储器在其它器件驱动之防止总线竞争，使得存储器在其它器件驱动之前，先释放掉总线。前，先释放掉总线。在程序存储器或数据存储器中，当访问越过存储在程序存储器或数据存储器中，当访问越过存储器边界时，可编程块开关可以自动插入一个周期。器边界时，可编
42、程块开关可以自动插入一个周期。从程序存储器到数据存储器时，也会插入一个周从程序存储器到数据存储器时，也会插入一个周期期u块开关控制的存储块大小是由存储开关控制寄块开关控制的存储块大小是由存储开关控制寄存器存器BSCR确定的确定的 552022-12-162.11 定时器定时器u片内定时器是一个软件可编程定时器片内定时器是一个软件可编程定时器u用于产生周期性中断和周期输出用于产生周期性中断和周期输出u最大分辨能力为一个时钟周期最大分辨能力为一个时钟周期u 部分芯片如部分芯片如5402、5420中有两个定时器，其中有两个定时器，其它芯片中有一个。它芯片中有一个。u它的组成框图如图：它的组成框图如图
43、：562022-12-16定时器组成框图定时器组成框图 572022-12-16u定时器主要有定时器主要有3个寄存器所组成：个寄存器所组成：定时器寄存器定时器寄存器(TIM):减减1计数器计数器定时器周期寄存器定时器周期寄存器(PRD)：存放时间常数存放时间常数定时器控制寄存器定时器控制寄存器(TCR)：包含定时器的控制位和状态位包含定时器的控制位和状态位地址地址寄存器寄存器说明说明Timer 0Timer 10024h0030hTIMTimer Register0025h0031hPRDTimer Period0026h0032hTCRTimer Control 582022-12-16)1
44、PRD()1TDDR(CLKOUT1TINT频率)1PRD()1TDDR(CLKOUTTINT周期定时器中断周期为：定时器中断周期为：定时器中断频率为：定时器中断频率为：u其中：其中：CLKOUT为为CPU时钟周期时钟周期uTDDR为定时器的分频系数为定时器的分频系数uPRD为定时器的时间常数为定时器的时间常数 592022-12-16TCR定时器控制寄存器定时器控制寄存器151211109-6543-0保留保留SoftFreePSCTRBTSSTDDRuSoft与与Free共同决定在调试器中碰到断点时定时共同决定在调试器中碰到断点时定时器如何工作器如何工作SoftFree描述描述X1定时器不
45、受影响定时器不受影响00定时器立即停止工作定时器立即停止工作11计数器减到计数器减到0后停止工作后停止工作 602022-12-16定时器控制寄存器定时器控制寄存器uTRB为定时器复位，当向为定时器复位，当向TRB写入写入1时，时，CPU将将PRD装入装入TIM，将将TDDR装入装入PSCuTSS为定时器停止状态位，向为定时器停止状态位，向TSS写入写入1停止定停止定时器，向时器，向TSS写入写入0启动定时器启动定时器 612022-12-16定时器编程定时器编程1.TSS=1，停止定时器停止定时器2.设置设置PRD3.打开定时器中断打开定时器中断4.设置设置TCR，包括包括TDDR，同时同时
46、TSS=0，TRB=1，启动定时器启动定时器 622022-12-16装入程序代码装入程序代码-BOOTLOADERuBOOTLOADER是一段芯片出厂时固化在是一段芯片出厂时固化在ROM中的程序代码，其主要功能是将用户的中的程序代码，其主要功能是将用户的程序代码从外部装入到片内程序代码从外部装入到片内RAM或扩展的或扩展的RAM中，以便高速运行。中，以便高速运行。uBOOTLOADER一般支持多种程序传递方式，一般支持多种程序传递方式，如并行如并行EPROM，串行串行EPROM，串口，串口，HPI等等。等等。u不同型号的不同型号的DSP，BOOTLOADER不同。不同。632022-12-1
47、6小结：小结：C54X的结构特点的结构特点u多总线结构，三组多总线结构，三组16-bit数据总线和一组程序总线数据总线和一组程序总线u 40-bit算术逻辑单元（算术逻辑单元（ALU），），包括一个包括一个40-bit的桶形的桶形u 移位器和两个独立的移位器和两个独立的40-bit累加器累加器u 17x17-bit并行乘法器，连接一个并行乘法器，连接一个40-bit的专用加法器，的专用加法器，642022-12-16C54X的结构特点u可用来进行非流水单周期乘可用来进行非流水单周期乘/加（加（MAC）运算运算u 比较、选择和存储单元（比较、选择和存储单元（CSSU）用于用于Viterbi运算器
48、的加运算器的加/比较选择比较选择u 指数编码器在一个周期里计算一个指数编码器在一个周期里计算一个40-bit累加累加器值的指数值器值的指数值u 两个地址发生器中有八个辅助寄存器和两个辅两个地址发生器中有八个辅助寄存器和两个辅助寄存器算术单元（助寄存器算术单元（ARAUS）652022-12-16C54X的结构特点的结构特点u数据总线具有总线保持特性数据总线具有总线保持特性uC548,549,5402,5410等具有扩展寻址方式，最大可寻址等具有扩展寻址方式，最大可寻址扩展程序空间为扩展程序空间为8Mx16-bituC54X可访问的存储器空间最大可为可访问的存储器空间最大可为192Kx16-bi
49、t（64K程序存储器，程序存储器，64K数据存储器和数据存储器和64KI/O存储器）存储器）u支持单指令循环和块循环支持单指令循环和块循环 662022-12-16C54X的结构特点u存储块移动指令提供了更好的程序和数据管理存储块移动指令提供了更好的程序和数据管理u支持支持32-bit长操作数指令，支持两个或三个操作长操作数指令，支持两个或三个操作数读指令，支持并行存储和并行装入的算术指数读指令，支持并行存储和并行装入的算术指令，支持条件存储指令及中断快速返回指令令，支持条件存储指令及中断快速返回指令u软件可编程等待状态发生器和可编程的存储单软件可编程等待状态发生器和可编程的存储单元转换元转换
50、 672022-12-16C54X的结构特点u连接内部振荡器或外部时钟源的锁相环（连接内部振荡器或外部时钟源的锁相环（PLL）发生发生器器u支持支持8-或或16-bit传送的全双工串口传送的全双工串口u时分多路（时分多路（TDM）串口串口u缓冲串口（缓冲串口（BSP）uMcBSPs串口串口u8/16-bit并行主机接口（并行主机接口（HPI）u一个一个16-bit定时器定时器 682022-12-16C54X的结构特点u外部外部I/O（XIO）关闭控制，禁止外部数据、关闭控制，禁止外部数据、地址和控制信号地址和控制信号u片内基于扫描的仿真逻辑，片内基于扫描的仿真逻辑，JTAG边界扫描逻边界扫描
