1、4.3.4 加法器加法器一、定义一、定义二、分类二、分类三、加法器实例介绍三、加法器实例介绍 四、加法器应用四、加法器应用：实现二进制数加法运算的器件称为加法器。实现二进制数加法运算的器件称为加法器。二、分类二、分类：半加器（一位半加器）半加器（一位半加器）全加器（一位全加器、多位全加器）全加器（一位全加器、多位全加器）1、一位半加器、一位半加器对两个对两个1位二进制数进行相加（不考虑来自低位的进位）位二进制数进行相加（不考虑来自低位的进位）而求得和及进位的逻辑电路称为而求得和及进位的逻辑电路称为。加数加数本位本位的和的和三、加法器实例介绍三、加法器实例介绍输输 入入输输 出出ABSCO000
2、0011010101101向高向高位的位的进位进位ABCOBAS2、一位全加器、一位全加器对两个对两个1位二进制数进行相加并考虑低位来的进位，即相当于位二进制数进行相加并考虑低位来的进位，即相当于3个个1位二进制数相加，求得和及进位的逻辑电路称为位二进制数相加，求得和及进位的逻辑电路称为。输输 入入输输 出出ABCISCO0000000110010100110110010101011100111111S(A B CIA B CIAB CIABCI)CO(A BB CIA CI)实现多位二进制数相加的电路称为实现多位二进制数相加的电路称为。串行进位加法器串行进位加法器3、多位、多位 加法器加法器
3、：把：把n n位全加器串联起来，低位全加器的进位输出连接位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。到相邻的高位全加器的进位输入。：进位信号是由低位向高位逐级传递的，速度慢。：进位信号是由低位向高位逐级传递的，速度慢。超前进位加法器超前进位加法器目的目的：提高运算速度。：提高运算速度。措施措施：减小或消除由于进位信号逐级传递所耗费的时间。减小或消除由于进位信号逐级传递所耗费的时间。具体实现办法具体实现办法：通过逻辑电路事先算出每一位全加器的进位输：通过逻辑电路事先算出每一位全加器的进位输入信号，而无需再从低位开始向高位逐位传递进位信号了入信号，而无需再从低位开始向高
4、位逐位传递进位信号了。（详细分析见课本（详细分析见课本P194P196页）页）四位超前进位加法器实例介绍四位超前进位加法器实例介绍 16 15 14 13 12 11 10 9 74LS283 1 2 3 4 5 6 7 8 VCC B2 A2 S2 B3 A3 S3 CO TTL 加法器 74LS283 引脚图 16 15 14 13 12 11 10 9 4008 1 2 3 4 5 6 7 8 VDDB3CO S3 S2 S1 S0 CI CMOS 加法器 4008 引脚图 A3 B2 A2 B1 A1 B0 A0 VSS S1 B1 A1 S0 B0 A0 CI GND 四、应用：用加
5、法器实现逻辑函数四、应用：用加法器实现逻辑函数 1、若能化成、若能化成，则可用加法器实现；，则可用加法器实现；例例1、设计一个代码转换电路，将设计一个代码转换电路，将BCD代码的代码的 8421码转成余码转成余3码。码。真值表真值表3210Y Y Y YABCD0011电路连接图：电路连接图：A3A2A1A0B3B2B1B0S3S2S1S0A B C D 0 0 1 1COCI2、逻辑函数能化成、逻辑函数能化成相加，相加，也可用加法器实现。也可用加法器实现。例例2、设计一电路，输入为设计一电路，输入为8421 BCD码，要求：当输入小于码，要求：当输入小于5时，输出为输入数加时，输出为输入数加
6、2；当输入大于等于；当输入大于等于5时，输出为输入数时，输出为输入数加加4。用。用4位加法器及基本逻辑门实现。位加法器及基本逻辑门实现。（1）将输出表示为输入变量与另一组变量之间的加法运算；）将输出表示为输入变量与另一组变量之间的加法运算；（2）将输入变量接到加法器的一组输入端，第二组变量用输）将输入变量接到加法器的一组输入端，第二组变量用输入变量的函数关系来表示，即可实现。入变量的函数关系来表示，即可实现。21203BA BC DA BCDA BCDAB C DAB C DBBBB0解：根解：根据题意据题意得真值得真值表为：表为：2BA BC DA BCDA BCDAB C DAB C D
7、卡诺图化简：卡诺图化简：ABCB2=A+BD+BC 12 BBDC C D CDCD AB AB ABABBD03BB0令令A3A2A1A0=ABCD，B3B2B1B0如上所示，如上所示，CI=0，画出实现电路即可。画出实现电路即可。电路连接图：电路连接图：B2=A+BD+BC 12 BB03BB03、实现、实现减法减法可用加法器实现可用加法器实现 nYA BA B1 2 1位二进制减法电路实现图为：位二进制减法电路实现图为：思考：若思考：若A，B均为四位二进制数，应如何连线？均为四位二进制数，应如何连线？如何实现？?A-B=A+(B)COMP-2nA-B=A+(B)INV+1-2n 对两个对
8、两个1位二进制数进行相加（不考虑低位来的进位）而位二进制数进行相加（不考虑低位来的进位）而求得和及进位的逻辑电路称为求得和及进位的逻辑电路称为半加器半加器。对两个对两个1位二进制数进行相加并考虑低位来的进位，即相位二进制数进行相加并考虑低位来的进位，即相当于当于3个个1位二进制数的相加，求得和及进位的逻辑电路称为位二进制数的相加，求得和及进位的逻辑电路称为全加器全加器。实现多位二进制数相加的电路称为实现多位二进制数相加的电路称为多位加法器多位加法器。按照进位。按照进位方式的不同，加法器分为方式的不同，加法器分为串行进位加法器串行进位加法器和和超前进位加法器超前进位加法器两种。两种。加法器除用来
9、实现两个二进制数相加外，还可用来设计加法器除用来实现两个二进制数相加外，还可用来设计代码转换电路、二进制减法器和十进制加法器等。代码转换电路、二进制减法器和十进制加法器等。加法器小结加法器小结小结小结半加器、全加器的概念；半加器、全加器的概念；加法器的应用加法器的应用。作业：作业：4.26 1、逻辑电路分类：逻辑电路分类：组合逻辑电路组合逻辑电路 时序逻辑电路时序逻辑电路2、组合逻辑电路、组合逻辑电路的特点：的特点：动作特点动作特点：每一时刻的输出仅取决于该时刻的输入，：每一时刻的输出仅取决于该时刻的输入，与电路原来的状态无关；与电路原来的状态无关；电路结构特点电路结构特点：不包含记忆单元（或
10、存储单元。）：不包含记忆单元（或存储单元。）步骤步骤：根据电路：根据电路写出输出表达式写出输出表达式化简（为使写真值表化简（为使写真值表简单）简单）写出真值表写出真值表说明功能。说明功能。：已知实际逻辑问题已知实际逻辑问题求实现该逻辑功能的最简逻辑电路求实现该逻辑功能的最简逻辑电路：实际逻辑问题：实际逻辑问题逻辑抽象逻辑抽象逻辑真值表逻辑真值表逻辑函数式逻辑函数式根根据要求选定所用器件：据要求选定所用器件：1、若选用、若选用SSI，化简函数，化简函数变换函数变换函数画出实现电路；画出实现电路；2、若选用、若选用MSI，变换函数，变换函数画出实现电路。画出实现电路。1、分析事件的因果关系，确定输
11、入变量和输出变量；分析事件的因果关系，确定输入变量和输出变量；2、定义逻辑状态的含义：用定义逻辑状态的含义：用0或或1表示输入和输出的不同状态；表示输入和输出的不同状态；3、根据给定的因果关系列出逻辑真值表。根据给定的因果关系列出逻辑真值表。译码器译码器分二进制译码器、十进制译码器及字符显示译码器分二进制译码器、十进制译码器及字符显示译码器，注意字符显示译码器与字符显示器的正确连接。注意字符显示译码器与字符显示器的正确连接。二进制译码器能产生输入变量的全部最小项（或最小项的反函二进制译码器能产生输入变量的全部最小项（或最小项的反函数），而任一组合逻辑函数总能表示成最小项之和的形式，所以，数），
12、而任一组合逻辑函数总能表示成最小项之和的形式，所以，由由n位二进制译码器加上合适的门电路即可实现任何形式输入变位二进制译码器加上合适的门电路即可实现任何形式输入变量数不大于量数不大于n的组合逻辑函数。的组合逻辑函数。数据选择器数据选择器能够从多路数字信息中任意选出所需要的一能够从多路数字信息中任意选出所需要的一路信息作为输出，至于选择哪一路数据输出，则完全由地址路信息作为输出，至于选择哪一路数据输出，则完全由地址代码组合决定。代码组合决定。数据选择器具有标准与或表达式的形式，提供了地址变量的数据选择器具有标准与或表达式的形式，提供了地址变量的全部最小项全部最小项，并且一般情况下，并且一般情况下
13、，Di可以当作一个变量处理可以当作一个变量处理。例，。例，八选一数据选择器的表达式为：八选一数据选择器的表达式为：用数据选择器实现组合逻辑函数的步骤用数据选择器实现组合逻辑函数的步骤：选用数据选择器：选用数据选择器确定地址变量确定地址变量对比要实现函数与数据选择器输出的表达式，对比要实现函数与数据选择器输出的表达式，求求Di画连线图。画连线图。70210121072100iiiYD A A AD A A AD A A AD m 70210121072100iiiYD A A AD A A AD A A AD m 1、若输出能化成、若输出能化成，则可用加法器实现；，则可用加法器实现；对两个对两个
14、1 1位二进制数进行相加（不考虑低位来的进位）而位二进制数进行相加（不考虑低位来的进位）而求得和及进位的逻辑电路称为求得和及进位的逻辑电路称为半加器半加器。对两个对两个1 1位二进制数进行相加并考虑低位来的进位，即相位二进制数进行相加并考虑低位来的进位，即相当于当于3 3个个1 1位二进制数的相加，求得和及进位的逻辑电路称为位二进制数的相加，求得和及进位的逻辑电路称为全加器全加器。加法器除用来实现两个二进制数相加外，还可用来设计加法器除用来实现两个二进制数相加外，还可用来设计代码转换电路、二进制减法器和十进制加法器等。代码转换电路、二进制减法器和十进制加法器等。2、若输出能化成若输出能化成，也可用加法器，也可用加法器实现；实现；3、FAB CBC DA BD
