1、第二章双极型逻辑集成电路优选第二章双极型逻辑集成电路复习v二极管的工作特性PN结的形成正向偏置的PN结反向特性PN结的特性双极型晶体管双极型晶体管剖面图、结构和逻辑符号双极型晶体管以电子和空穴为载流子（bipoly，双极型），而且由载流子中的少数载流子决定器件的性能。以控制电流来达到放大、开关特性的电流控制器件分为三个区三极管结构模型三极管的工作是靠改变两个PN结的工作状态来完成的载流子输运过程示意图图中，蓝色表示电子流，白色表示空穴流反向工作状态晶体管的输入特性v与 pn 结的正向特性相似v共发射极v当VCE增加时，由于基区宽度减小，注入到基区中的少数载流子的复合减少，故IB减少v共基极v在
2、同样的VBE下，VCE越大，IE越大三极管伏安特性反向工作特性反向工作特性正向工作特性正向工作特性IB=0Cut-off三极管工作状态总结工作状态发射结集电结工作区正向活跃状态正偏反偏正向工作区反向活跃状态反偏正偏反向工作区关闭状态反偏反偏截止区饱和状态正偏正偏饱和区三极管放大电路这是逻辑电路设计中常用的工作状态0VBCVBE饱和区（正偏）（反偏）（反偏）（正偏）反向工作区截止区正向工作区rCS=rC1+rC2+rC3门电路（与非门、或非门）二极管耦合DTL、HTL电路上采用三级结构基本门输入部分，同上面的分析得到“或”和“或非”功能VC2具有“或”功能，VC1具有“或非”功能（公共集电极为或
3、非输出端，定偏管的集电极为或输出端）由于rB的存在，在大注入情况下会引起发射极电流的集边效应，而且影响模拟电路中的高频增益和噪声性能电路上采用三级结构基本门（3）三态逻辑（TSL）门F、R分别是NPN管正、反向运用时的共基极短路电流增益Pt铂、Mo钼、W钨、AL铝等“线与”状态时，造成逻辑混乱、甚至烧坏T5管VO/VI=R2/R3；寄生电阻res、rcs、rb和寄生电容CJ、CDVO=VC2VBE3VDF=51.可反抽T2管基区中的过剩少子，提高了工作速度晶体管处于放大区的三个必要条件v发射结正偏，结电阻很小，即输入电阻很小v集电结反偏，结电阻很大，即输出电阻很大v有一定的放大倍数（13），F
4、=IC/IB集成晶体管逻辑电路发展状况v从直接耦合晶体管逻辑（DCTL）、RTL、DTLv广泛应用饱和型逻辑集成电路TTLvSTTL和LSTTL以及ASTTL和ALSTTLv继承注入逻辑（I2L）v发射极耦合（ECL）电路非饱和逻辑集成电路 以TI公司6070年代末推出54/74系列TTL电路为例子54 军用74 民用 逻辑电路和逻辑表达式进行逻辑运算和变换的电路称为逻辑电路门电路是基本单元（与非门）2.1 双极型逻辑集成电路中的寄生效应双极型n-p-n的横向扩散的集成npn晶体管n+掩埋层n+P基区n+p+隔离区p+n+p+隔离区np-衬底nn+掩埋层vinvout最高电位最低电位（1）集成
5、晶体管与分立晶体管的区别端电流关系式：IE=IB+IC+ISN+PNN+pNPNPNPE(N+)B(E-P)C(B-N)S(C-P)EBCS理想本征集成双极型晶体管 埃伯斯莫尔（埃伯斯莫尔（EM）模型（）模型（1954年年Ebers和和Moll提出提出来）来）电流电压关系电流电压关系 F、R分别是分别是NPN管正、反向运用时的共基极短管正、反向运用时的共基极短路电流增益路电流增益 SF、SR分别是分别是PNP管正、反向运用时的共基极管正、反向运用时的共基极短路电流增益短路电流增益 Vt=KT/q（等效热电压）波尔兹曼常数、绝对温度、（等效热电压）波尔兹曼常数、绝对温度、电子电荷量电子电荷量11
6、110111101tSCtBCtBEVVSSVVCEVVESSFRSSFFSRRFRSCBEeIeIeIIIIIEM模型参数说明 参数参数F、R、SF、SR由杂质浓度、结由杂质浓度、结深和工艺参数决定深和工艺参数决定 Vt是由两个物理常数和温度的函数决定，属是由两个物理常数和温度的函数决定，属于环境变量。室温下，于环境变量。室温下，Vt26mV IES、ICS、ISS分别表示基射饱和泄漏电流、分别表示基射饱和泄漏电流、基集饱和泄漏电流和传输饱和电流基集饱和泄漏电流和传输饱和电流STTL电路的特点（优、缺点）电路的抗干扰能力下降了。多子导电器件，没有储存效应，响应速度快实际的集成晶体管中还存在着
7、电荷储存效应和从晶体管有效基区到晶体管个引出端之间的欧姆体电阻。三级放大结构的LSTTLPN界反偏时，VR0，（eVF/Vt1）eVF/Vt PN界反偏时，VR1.7伏时，T1管截至，T2管导通（线性放大区）。增加D5、D6使电路的速度提高。由于rB的存在，在大注入情况下会引起发射极电流的集边效应，而且影响模拟电路中的高频增益和噪声性能电路上采用三级结构基本门寄生PNP管蜕化为反偏的由隔离结形成的衬底二极管。WE、LE 发射极宽度和长度降低了截止功耗，增加了扇出系数下拉电阻R克服“低频浮空”效应，不用的输入端可以开路二极管D处于反相截止状态（因为其阳极电压vc21.T3、T4复合管（达林顿管）
8、代替了四管单元中的T3、D，提高了负载能力和速度电流型逻辑（CML）电路（3）三态逻辑（TSL）门等平面氧化层与硅表面几乎一样平反映晶体管内可动少子存储电荷与所加偏压的关系发射极串联电阻resn发射极串联电阻由发射极金属和硅的接触电阻与发射区的体电阻nres=re,m+re,bnre,m=RC/SE nRC硅与发射极金属的欧姆接触系数（可查表）nSE发射极接触孔的面积n在小电流的情况下，通常可以忽略集电极串联电阻nrCS=rC1+rC2+rC3 nrCS是一个被隔离区势垒电容旁路的分布电阻n在大信号工作情况下发生发射极电流的集边效应，使电流不是均匀地流过集电结，即rCS与IC有关n由于VBC变
9、化所引起的耗尽层宽度的变化，也会使rCS 发生变化n比分立器件的集电极串联电阻大得多n此电阻对逻辑IC的输出低电平有较大的影响集电极串联电阻nrC1的计算n假设条件n下底、上底各为等位面n电流只在垂直方向上流动n在上、下面上的电流分布是均匀的n求得，nT=外延层厚度集电结结深集电结耗尽区在外延层一侧的宽度埋层的上向扩散距离各次氧化所消耗外延层厚度n深饱和、大注入时，由于基区的电导调制效应，使其下降，可以忽略babaWLTrCln1为材料的电阻率T 为锥体的高度W,L为顶面矩形的宽和长a,b为底面矩形与顶面矩形 相对应的宽和长的比值R=L/S集电极串联电阻nrC2的计算n从发射区接触孔中心到集电
10、极接触孔中心的这端掩埋层构成nrC3的计算n与rC1同样推得，nT=外延层厚度集电极接触区厚度掩埋层的上向扩散距离babaWLTrCln3发射结结深减小rCS的方法n在工艺设计上，采用加埋层的方法以减小rC2n减小外延层的电阻率，降低外延层的高度n采用深N+集电极接触扩散以减小rC3，工艺上增加一块掩模版n设计中采用BEC排列来减小集电极接触孔到发射极接触孔的距离，以减小rC2n采用增加集电极面积来减小rC2，但芯片面积增加，寄生电容增大基区电阻rBn从基区接触孔到有效基区之间存在相当大的串联电阻n由于rB的存在，在大注入情况下会引起发射极电流的集边效应，而且影响模拟电路中的高频增益和噪声性能
11、nrB=rB1+rB2+rB3将相应的图扫描至此！基区电阻rBnrB1的计算nWE、LE 发射极宽度和长度nrB2的计算nWEB发射极到基极的距离nrB3的计算n欧姆接触，远小于前面两个，忽略n解决方法在工作点设计时取较大的IC，发生集边效应n在版图设计上，可用双基极条或梳妆电极等EBESBBSBEEBLWRrRLWr2113稳压器件输出端集成NPN晶体管中的寄生电容n与PN结有关的耗尽层势垒电容Cjn与可动载流子在中性区的存储电荷有关的扩散电容CDn电极引线的延伸电极电容Cpadn CS结电容集成晶体管中的寄生电容会使管子的高频性能和开关性能变坏PN结势垒电容Cjn包括了三结的势垒电容q减少
12、PN结的面积q提高反向偏压也有利于减少势垒电容扩散电容CDn反映晶体管内可动少子存储电荷与所加偏压的关系n交流特性的重要参数n采用低电阻率的薄外延层n减少管芯面积n采用STTL或ECL电路n采用集电极掺金硼扩电阻器的结构与寄生效应工艺上，与NPN管的基区同时制作；与NPN管的发射区同时制作磷扩散电阻器等。特点结构简单、阻值合适N型外延层接电路的最高电位，或接至电阻其两端电位较高的一端寄生效应欧姆接触寄生PNP晶体管寄生电容CCALW/3扩散电阻的阻值计算R=RL/W频率特性（23 式）频率特性与尺寸的平方成反比（=CR 反比 L2或W2）提高加工精度P-SiN+pP+P+N外延N+逻辑电路设计
13、 最基本单元最基本单元 门电路（与非门、或非门）门电路（与非门、或非门）按电路的工作特点分类按电路的工作特点分类 饱和型逻辑集成电路饱和型逻辑集成电路 电阻耦合电阻耦合RTL 二极管耦合二极管耦合DTL、HTL 晶体管耦合晶体管耦合TTL 合并晶体管合并晶体管 I2L 抗饱和型逻辑集成电路抗饱和型逻辑集成电路 肖特基二极管钳位肖特基二极管钳位TTL（STTL）发射极功能逻辑（发射极功能逻辑（EFL）非饱和型逻辑集成电路非饱和型逻辑集成电路 电流型逻辑（电流型逻辑（CML）即发射极耦合逻辑（）即发射极耦合逻辑（ECL）互补晶体管逻辑（互补晶体管逻辑（CTL）非阈值逻辑（非阈值逻辑（NTL）多元逻
14、辑（多元逻辑（DYL）缺点 工作速度慢 负载能力和抗干扰能力差 噪声容限 延迟功耗积 ECL双极型中速度最快的逻辑电路2.2 TTL逻辑电路 采用改进电路的形式和工艺的过程来实现提采用改进电路的形式和工艺的过程来实现提高速度、降低功耗（或降低电路的优值，即高速度、降低功耗（或降低电路的优值，即延时功耗积）和增加抗噪性延时功耗积）和增加抗噪性 逻辑电路和逻辑表达式逻辑电路和逻辑表达式 进行逻辑运算和变换的电路进行逻辑运算和变换的电路 门电路是其基本单元（与非门、或非门）门电路是其基本单元（与非门、或非门）一般的TTL与非门特点：特点：l输入级采用多发射极晶体管，输入级采用多发射极晶体管，降低了电
15、路的平均传输延迟时降低了电路的平均传输延迟时间间l输出级采用图腾柱结构，降低输出级采用图腾柱结构，降低了电路的功耗了电路的功耗l反向钳位二极管，避免负向过反向钳位二极管，避免负向过冲信号，起到输入保护作用冲信号，起到输入保护作用l此电路的优值：此电路的优值：tpdPD=100pJ双极型n-p-n的横向扩散的集成npn晶体管标准SN54/74TTL电路n+掩埋层n+P基区n+p+n+p+隔离区np-衬底np+隔离区标准SN54/74TTL电路 T1多发射级晶体管多发射级晶体管 约定约定 输入低电平输入低电平“0”0.3伏；输入高伏；输入高电平电平“1”3.6伏伏 晶体管导通，晶体管导通，VBE=
16、0.70.8伏；伏；集电结正向压降，取集电结正向压降，取0.60.7伏伏 饱和状态时，饱和状态时，VCES=0.3伏；深伏；深饱和状态下，饱和状态下，0.1伏（伏（IC=0）通过分析基区和发射区之间的通过分析基区和发射区之间的电压变化，推出晶体管的工作电压变化，推出晶体管的工作状态。状态。四管单元TTL与非门电路分析 见见14页图页图29典型的典型的TTL电电路路 采用多发射极晶体管采用多发射极晶体管 有共同的发射结结电压有共同的发射结结电压 可反抽可反抽T2管基区中的过剩管基区中的过剩少子，提高了工作速度少子，提高了工作速度 输出级采用图腾柱结构，输出级采用图腾柱结构，使电路的功耗下降使电路
17、的功耗下降 输入信号有一端为逻辑输入信号有一端为逻辑“0”，即，即VIL=0.30.6伏伏 T1管导通管导通 其基极电压其基极电压1伏；伏；IB=4/4k=1毫安毫安IC，进入，进入深饱和区深饱和区 T2管截至（关态）管截至（关态）其基区电压其基区电压0.4伏；集电极伏；集电极电压电压5伏伏 T5管截至（高电平输出）管截至（高电平输出）T3、D4导通导通 VO=VC2VBE3VDF=51.4=3.6伏，输出为逻辑伏，输出为逻辑“1”截止区输入 倒相 输出续（线性区）输入信号一端输入电压输入信号一端输入电压0.61.3伏，首先讨论伏，首先讨论0.6伏伏 T1管导通，深饱和状态管导通，深饱和状态
18、T2管导通管导通 基区电压基区电压0.7伏；伏；VB2=VI+VCES1 输入信号提高输入信号提高VI VI=VB2；VB2=VEB2+IE2R3；VB2=IE2R3 得到，得到，VI=IE2R3 VO=VC21.4；VC2=VCCR2(IC2+IB3)；得，得，VO=VC2=IC2R2 VO/VI=R2/R3；输出电压随输入电压线性下降。；输出电压随输入电压线性下降。关门电平关门电平Voff输出额定高电平的输出额定高电平的0.9倍处所对应的最大输入倍处所对应的最大输入电压值电压值 VO=0.1VOH；求对应的；求对应的VI值。值。Voff=0.825伏伏 当输入信号为当输入信号为1.3伏，伏
19、，T5管微导通，代入管微导通，代入VO/VI=R2/R3，得到得到VO=2.48伏，伏，VC2=3.88伏伏续 转折区转折区 输入信号输入信号1.31.4伏伏 T2、T5管导通，饱和区工作状态管导通，饱和区工作状态 VI=VB2；VB2VEB2+IE2(R3/rBE5)发射结串联电阻通常很小，所以输出电压在这段发发射结串联电阻通常很小，所以输出电压在这段发生了跃变，生了跃变，2.5伏伏0.3伏伏 饱和区饱和区 T2饱和饱和 集电极电压集电极电压1伏，即伏，即T5管的管的VCES和和D管和管和T3管发射管发射极压降之和极压降之和 D管保证了管保证了T3管处于截止状态管处于截止状态 T1进入反向工
20、作状态，减小反向放大倍数进入反向工作状态，减小反向放大倍数T5管由于SBD钳位，集电结电压降下降。关门电平（Voff），R2/R3，大于0.即当EN1（0），二极管D在电路中不起作用，电路保持完整的与非门逻辑功能。当AB1，则T2、T5导通，vc21.得到，VI=IE2R3晶体管导通，VBE=0.比分立器件的集电极串联电阻大得多7V，T5截止，输出端Y为高阻状态。SF、SR分别是PNP管正、反向运用时的共基极短路电流增益双极型n-p-n的横向扩散的集成npn晶体管从基区接触孔到有效基区之间存在相当大的串联电阻还需利用前面的公式进行推导！输出级采用图腾柱结构，降低VC2=VCCIC2RC2求VO
21、H、VOL、VNL、VNH。若A、B中有一个为0，则T2、T5截止，由于vc2vIH0.平均延迟时间（tpd），tpd=(tpHL+tpLH)/2FAST（采用等平面工艺II制造）低功耗肖特基TTL（LSTTL）四管与非门电路传输曲传输曲线工作线工作区区截止区截止区线性区线性区过度区过度区饱和区饱和区T1饱和饱和饱和饱和饱和饱和饱和饱和-反反向工作向工作T2截止截止正向工正向工作作正向工正向工作作正向工正向工作作-饱和饱和T3正向工正向工作作正向工正向工作作正向工正向工作作正向工正向工作作-截止截止T4截止截止截止截止正向工正向工作作-饱和饱和饱和饱和VI(V)小于小于0.60.61.31.3
22、1.41.43.6VO(V)3.63.62.52.50.30.20.3输入电压输出电压VB2作业评讲 集成电路设计 集成电路工艺实现系统的集成超大规模集成电路优点 降低生产成本 提高工作速度 降低功耗 简化逻辑电子线路 优越的可靠性 体积小重量轻 缩短电子产品的设计和组装周期CMOS和Bipolar CMOS工艺简单、功耗低、占芯片面积小，更适于作较大规模的集成电路，抗干扰能力强。多子器件。缺点工作速度慢、驱动能力不足。Bipolar工艺复杂，占芯片面积较大，功耗也大，不宜做较大规模的集成电路。少子器件。但速度较快、驱动能力较强。四管单元与非门的静态参数和瞬态参数四管单元与非门的静态参数和瞬态
23、参数 输出高电平（输出高电平（VOH），），T2管的管的ICEO，大于，大于3V 输出低电平（输出低电平（VOL），），T5管深度饱和，小于管深度饱和，小于0.35V 开门电平（开门电平（VON），小于，小于1.8伏（一般伏（一般1.4V）关门电平（关门电平（Voff），R2/R3，大于，大于0.8伏（一般伏（一般0.8V）输入短路电流（输入短路电流（IIS），），IIS=(VCCVEB1)/R1，小于，小于1.8毫安毫安 高电平输入电流（高电平输入电流（IIH），反向工作），反向工作R，小于，小于70微安微安 静态功耗（静态功耗（P），），P=(PL+PH)/2，25毫瓦毫瓦 扇出系数（扇出
24、系数（NO），），NO=IOL/IIS或或NO=IOH/IIH，10 噪声容限（噪声容限（NNL、NNH），），VNL=Voff VIL;NNH=VIH VON 平均延迟时间（平均延迟时间（tpd），），tpd=(tpHL+tpLH)/2 电路的优值（延时功耗积）电路的优值（延时功耗积）tpdPD=100pJ噪声容限和延迟时间例题 针对四管单元TTL的传输特性曲线。若VIL=0.4V，VIH=3V。求VOH、VOL、VNL、VNH。若VIL=0.3V，VIH=3.6V。求VNL、VNH。低电平噪声容限低六管单元与非门的电压传输特性 T3、T4复合管（达林顿管）代替了四管单元中的T3、D，提高了
25、负载能力和速度 T4管的发射结电压起到电平位移作用 T4不能进入饱和，且T4的基极有R4泄放电阻，使电路传输延迟时间下降 达林顿管射随器的电流增益大，输出电阻小，提高了负载能力 有源泄放电路（T6、R3、R6）代替四管单元的R3，其优点 提高了电路的抗干扰能力 T2管的发射极通过R3、T6的发射极接地，提高了T2管导通的条件，Voff VT=1.4V 缩短了开关门时间，提高电路的速度 初导通时，T2管射极电流IE2全部流入T5基极，加速T5饱和；当T6管导通，起分流作用，减轻了T5管的饱和深度，加快了T5管导通速度 截止初期，T2管截止，T6管提供T5管存储电荷的低阻通道，提高了T5管截止速度
26、 改善了电路的温度特性六管单元与非门的电压传输特性 直流分析 电压传输特性 静态参数 瞬态特性4k1k1003k5002502.4 TTL电路的改进结构 TTL电路是晶体管晶体管逻辑电路的英文缩写电路是晶体管晶体管逻辑电路的英文缩写（TransisterTransisterLogic），是数字集成电），是数字集成电路的一大门类。它采用双极型工艺制造，具有高速路的一大门类。它采用双极型工艺制造，具有高速度低功耗和品种多等特点。度低功耗和品种多等特点。从六十年代开发成功从六十年代开发成功第一代产品以来现有以下几代产品。第一代产品以来现有以下几代产品。第一代第一代TTL包括包括SN54/74系列，（
27、其中系列，（其中54系列工作系列工作温度为温度为55+125，74系列工作温度为系列工作温度为0+75)，低功耗系列简称，低功耗系列简称LTTL，高速系列简称，高速系列简称HTTL。第二代第二代TTL包括肖特基箝位系列（包括肖特基箝位系列（STTL)和低功耗和低功耗肖特基系列（肖特基系列（LSTTL）。）。第三代为采用等平面工艺制造的先进的第三代为采用等平面工艺制造的先进的STTL(ASTTL)和先进的低功耗和先进的低功耗STTL（ALSTTL）。）。由于由于LSTTL和和ALSTTL的电路延时功耗积较小，的电路延时功耗积较小，STTL和和ASTTL速度很快，因此获得了广泛的应用。速度很快，因
28、此获得了广泛的应用。SBD（Schottky Barrier Diode）工作原理利用金属和半导体接触时由于两者的功函数不同，工作原理利用金属和半导体接触时由于两者的功函数不同，而会产生一个静电势垒差，这个势垒差决定了而会产生一个静电势垒差，这个势垒差决定了SBD的电压的电压电流关系类似于电流关系类似于PN结的整流特性结的整流特性 I=IDSexp(V/Vt)1 I=IS(exp(V/T1)与与PN结差别如下结差别如下 反向饱和电流大反向饱和电流大 正向导通压降小正向导通压降小 电阻高电阻高 多子导电器件，没有储存效应，响应速度快多子导电器件，没有储存效应，响应速度快 材料材料 Pt铂、铂、M
29、o钼、钼、W钨、钨、AL铝等铝等 PtSiTi/WAL多层金属薄膜系统多层金属薄膜系统阴极（外延层）阳极（金属）肖特基二极管图肖特基钳位晶体管（SCT）Schottky Catching Transistor（SCT）由图可知由图可知SCT制作工艺完全兼容制作工艺完全兼容TTL （图（图214）SBD使使SCT的基极集电极之间电压的基极集电极之间电压VBC钳钳位在位在SBD的导通电压的导通电压 工作特点工作特点 正向工作区或截止区正向工作区或截止区 反向工作区或饱和区反向工作区或饱和区 缩小存储时间缩小存储时间 降低降低VCES 问题问题 饱和压降较高，反向漏电流大饱和压降较高，反向漏电流大B
30、CE 符号图肖特基晶体管的剖面图见书19页图2-140VBCVBE饱和区（正偏）（反偏）（反偏）（正偏）反向工作区截止区正向工作区减小外延层的电阻率，降低外延层的高度等平面氧化层与硅表面几乎一样平D管保证了T3管处于截止状态开路输出形式（省略RO1、RO2）增大寄生晶体管的基区宽度在电流叠加时只计算eVF/Vt项，可以忽略反偏电流，当全部结都反偏时，只考虑ISS项7V，T4截止（T4导通的电位vB41.Pt铂、Mo钼、W钨、AL铝等电路上采用三级结构基本门1 双极型逻辑集成电路中的寄生效应增加D5、D6使电路的速度提高。NPN正向工作区和截止区的情况达林顿管射随器的电流增益大，输出电阻小，提高
31、了负载能力在输入端用SBD钳位，消除负压冲击增大寄生晶体管的基区宽度新电路设计技术提高电路的性能输出级采用图腾柱结构，降低采用肖特基势垒二极管代替多发射极晶体管作为输入管电路上采用三级结构基本门9倍处所对应的最大输入电压值与PN结有关的耗尽层势垒电容CjSCT等效电路图STTL电路采用了这样的结构延迟时间小降到了3ns，功率：19mWLSTTL，延迟时间：9.5ns功率：2mWSBD钳位晶体管（SCT）平面结构图 横截面图 电路符号图 等效电路图 电特性和LSTTL电路 六管单元六管单元STTL与非门电路（如图与非门电路（如图215）采用采用SBD钳位晶体管的六管单元与非门电路（用钳位晶体管的
32、六管单元与非门电路（用SCT代替了除不会进入饱和状态的代替了除不会进入饱和状态的T4管外所有晶体管外所有晶体管）管）STTL电路的特点（优、缺点）电路的特点（优、缺点）在输入端用在输入端用SBD钳位，消除负压冲击钳位，消除负压冲击 T1管减小高电平输入电流。管减小高电平输入电流。T1管工作在反向饱和区，管工作在反向饱和区，所以所以SBD限制了反向工作时限制了反向工作时“发射结发射结”的偏置电压的偏置电压 电路的抗干扰能力下降了。因为电路的抗干扰能力下降了。因为VCES1提高了，提高了，T2管的基极电压管的基极电压=输入电压输入电压+VCES1，所以门槛电，所以门槛电平降低了。平降低了。T5管由
33、于管由于SBD钳位，集电结电压降下降。导致输出钳位，集电结电压降下降。导致输出低电平电压上升。低电平电压上升。输出电压的上升沿和下降沿都很陡，会产生严重的输出电压的上升沿和下降沿都很陡，会产生严重的传输反射干扰传输反射干扰低功耗肖特基TTL（LSTTL）电路如图电路如图216 采用肖特基势垒二极管代替多发射极晶体管作为输入管采用肖特基势垒二极管代替多发射极晶体管作为输入管 将将T4管的基极泄放电阻管的基极泄放电阻R4由接地改为接输出端由接地改为接输出端Vo，并加上，并加上SBD管管D5、D6 特点特点 采用高阻值电阻使功耗下降为标准采用高阻值电阻使功耗下降为标准TTL门的门的1/5左右左右 改
34、用以改用以SBD为输入管的为输入管的DTL电路。高电平输入电流小、速度电路。高电平输入电流小、速度快、击穿电压高快、击穿电压高 对对R4的改动使得通过的改动使得通过R4的电流变小，所以电路功耗下降，的电流变小，所以电路功耗下降，同时提高了高电平输出时的电流同时提高了高电平输出时的电流 增加增加D5、D6使电路的速度提高。使电路的速度提高。D5在电路导通的瞬间反抽在电路导通的瞬间反抽T4管基区的存储电荷；管基区的存储电荷；D5、D6在输出端高电平转低电平时在输出端高电平转低电平时导通加速导通加速T5管的导通管的导通 低电平噪声容限下降低电平噪声容限下降LSTTL电路的结构 分为三部分（见图分为三
35、部分（见图216）输入级、分相级（驱动级）、输出）输入级、分相级（驱动级）、输出级级 工作状态工作状态 低电平输入时，低电平输入时，T2、T5、T6截止，输出高电平截止，输出高电平 高电平输入时，高电平输入时，D3、D4截止，截止，T2、T5、T6导通，导通，T3、T4截止，输出低电平截止，输出低电平 输入级的特点输入级的特点 输入击穿电压提高输入击穿电压提高 提高了电路的速度提高了电路的速度 避免了高电平输入漏电流（电路输入阻抗、扇出能力提高）避免了高电平输入漏电流（电路输入阻抗、扇出能力提高）更有效地限制了反向过冲现象更有效地限制了反向过冲现象 输出级的特点输出级的特点 降低了截止功耗，增
36、加了扇出系数降低了截止功耗，增加了扇出系数 加快下降沿的速度，减小了内部噪声加快下降沿的速度，减小了内部噪声 阈值电压下降，使低电平噪声容限下降阈值电压下降，使低电平噪声容限下降三级放大结构的LSTTL 电路结构见图电路结构见图219 输入端上升沿时输入端上升沿时 D8管提供过驱动电流管提供过驱动电流 T2管导通后，管导通后，D8管截止管截止 输入端下降沿时输入端下降沿时 T2管基区的超量存储电荷通过管基区的超量存储电荷通过D2、D4泄放泄放 降低了降低了tpd5.5ns和ALSTTL电路 采用介质隔离等平面工艺（见图采用介质隔离等平面工艺（见图220），最），最大限度地减少了晶体管的面积大限
37、度地减少了晶体管的面积 等平面氧化层与硅表面几乎一样平等平面氧化层与硅表面几乎一样平 在在Si3N4与与SiO2层采用光刻刻出空处，用层采用光刻刻出空处，用O2氧化此处，形成等平面（利用氧化此处，形成等平面（利用Si3N4与与SiO2在氧化速度上不同制成）在氧化速度上不同制成）采用低能离子注入技术形成基区，再采用浅采用低能离子注入技术形成基区，再采用浅结砷扩散工艺形成发射区，减少基区宽度结砷扩散工艺形成发射区，减少基区宽度 新电路设计技术提高电路的性能新电路设计技术提高电路的性能 2427页页电路 FAST（采用等平面工艺（采用等平面工艺II制造）制造）在光刻后，先在空白处的衬底刻一个凹槽，在
38、光刻后，先在空白处的衬底刻一个凹槽，再在此处氧化（氧化层几乎埋入衬底）再在此处氧化（氧化层几乎埋入衬底）晶体管的晶体管的fT达到达到5GHz 电路上采用三级结构基本门电路上采用三级结构基本门 延迟时间延迟时间2ns 功耗功耗4mW简化逻辑门 分为三类输入门、内部门和输出门 输入门输入阻抗高、抗干扰能力强 输出门负载能力强 内部门数量大、功耗小、电路简单门电路的逻辑扩展 实际的需要 按输出结构的不同分 基本门 集电极开路（OC）门 三态（3S）门（1）基本门有一定的放大倍数（13），F=IC/IB6V），在电路中不起作用。集成双极晶体管电路中的寄生电容大于MOS器件T2、T5管导通，饱和区工作状
39、态求VOH、VOL、VNL、VNH。得，VO=VC2=IC2R2增加D5、D6使电路的速度提高。六管单元与非门的电压传输特性采用肖特基势垒二极管代替多发射极晶体管作为输入管在上、下面上的电流分布是均匀的进行逻辑运算和变换的电路增加D5、D6使电路的速度提高。（1）ECL电路的工作原理VO/VI=R2/R3；发射极耦合逻辑（Emitter Coupled Logic）电路（非饱和型电路）T5管由于SBD钳位，集电结电压降下降。埃伯斯莫尔（EM）模型（1954年Ebers和Moll提出来）T2管基区的超量存储电荷通过D2、D4泄放T1管导通，深饱和状态 （2）OC门“线与”状态时，造成逻辑混乱、甚
40、至烧坏T5管 结构把标准系列与非门中的高电平输出驱动级去掉，直接由输出管T5的集电极输出。输出端用导线接在一起，接到一个公共的上拉电阻上，实现“线与”缺点速度慢、负载能力差与非门VCC与非门与非门实现“线与”功能Y=ABCD =AB+CD（3）三态逻辑（TSL）门 TSLthird state logic gate输出状态高电平、低电平和禁止态（高阻态）控制信号可在控制信号可在E EN N处加入，也可在处加入，也可在 处加处加入：入：E EN N0 0，1 1，则，则C=0C=0，v vB1B1=0.7V=0.7V，v vc2c20.7V0.7Vv vB4B4v vc2c20.7V0.7V，T
41、 T4 4截止（截止（T T4 4导通的电位导通的电位v vB4B41.4V1.4V）v vB1B1=0.7V=0.7V，T T5 5截止，输出端截止，输出端Y Y为高阻状态。为高阻状态。E EN N1 1，0 0，C=1C=1，对与非门另两个，对与非门另两个A A、B B输入端无影响，为正常的与非门电路。输入端无影响，为正常的与非门电路。当当A AB B1 1，则，则T T2 2、T T5 5导通，导通，v vc2c21.0V1.0V（前已分析）。二极管前已分析）。二极管D D处于反相截止状态（处于反相截止状态（因为其阳极电压因为其阳极电压v vc2c21.0V1.0V，小于阴极，小于阴极C
42、 C点电点电位位v vIHIH=3.6V=3.6V），在电路中不起作用。），在电路中不起作用。若若A A、B B中有一个为中有一个为0 0，则，则T T2 2、T T5 5截止，由截止，由于于v vc2c2v vIHIH0.70.74.3V4.3V，足够保证，足够保证T T4 4导通。导通。即当即当E EN N1 1（0 0），二极管），二极管D D在电路中在电路中不起作用，电路保持完整的与非门逻辑功能不起作用，电路保持完整的与非门逻辑功能。C电路（31页）发射极耦合逻辑（Emitter Coupled Logic）电路（非饱和型电路）速度高（延迟时间0.7ns），但功耗偏大（50mW）其内部
43、的晶体管工作在非线性区或截止区，从根本上消除了限制速度提高的少数载流子的“存储时间”（1）ECL电路的工作原理 ECL原理门电路 倒相器电路（如图232）差分对管组成 Vin为输入信号；VBB为某一固定参考电压（1.3伏）VC1和VC2作为输出电压 VBE1=VinVBB+VBE2 工作原理单输入双端输出的差分放大器 当输入端接低电平1.7伏时，T1管截至，T2管导通（线性放大区）。VC2=VCCIC2RC2 当输入端节高电平0.9伏时，T1管导通（线性放大区），T2管截至。VC1=VCCIC1RC1，发射极耦合电流开关 电流型逻辑（CML）电路 inoutVIH（-0.9伏）VIL（-1.7
44、伏）VOVOL（-0.98伏）VOH（0伏）工作原理 或非门电路（见图233）输入部分（核心）、输出级、参考电源 输入部分，同上面的分析 得到“或”和“或非”功能VC2具有“或”功能，VC1具有“或非”功能（公共集电极为或非输出端，定偏管的集电极为或输出端）下拉电阻R克服“低频浮空”效应，不用的输入端可以开路 输出部分避免下一级T1管进入饱和区，放大输出电流。解决前后级互相耦合问题并增加负载能力。见图中输出端有电平移位 开路输出形式（省略RO1、RO2）计算输出电压，假定T14，TBB，导通时VBE=0.8V，T6、T7在输出高电平时，VBE=0.87V，输出低电平时VBE=0.8V 保持输出相位不变，逻辑关系不变 电流放大，提高负载能力，扩大逻辑功能
