1、第七章第七章 半导体存储器和可编程逻辑器件半导体存储器和可编程逻辑器件?概述概述ROMRAMPLDCPLD和和FPGA11.概述概述能存储大量二值信息的器件能存储大量二值信息的器件?一般结构形式一般结构形式输入/出I/O电路输入/出控制?单元数庞大单元数庞大?输入输入/输出引脚数目有限输出引脚数目有限?分类分类1、从存、从存/取功能分：取功能分：只读存储器只读存储器(Read-Only-Memory）掩模掩模 ROM可编程可编程 ROM可擦除的可编程可擦除的可编程EPROM随机读随机读/写写静态静态RAM（Random-Access-Memory）动态动态RAM2、从工艺分：、从工艺分：双极型
2、双极型MOS型型 2.ROM?掩模掩模ROM结构结构 工作原理工作原理 概念：概念：?存储矩阵的每个交叉点是一个存储矩阵的每个交叉点是一个“存储单元存储单元”，存储单元中有器件存入存储单元中有器件存入“1”，无器件存入，无器件存入“0”?字线和位线字线和位线存储器的容量：存储器的容量：“字数字数 x 位数位数”掩模掩模ROM的特点的特点：出厂时已经固定，不能更改，适合大量生产出厂时已经固定，不能更改，适合大量生产简单，便宜，非易失性简单，便宜，非易失性?PROM（可编程（可编程ROM）总体结构与掩模总体结构与掩模ROM一样，但存储单元不同一样，但存储单元不同熔丝由易熔合金制成熔丝由易熔合金制成
3、出厂时，每个结点上都出厂时，每个结点上都有有编程时将不用的熔断编程时将不用的熔断！是一次性编程，不能改是一次性编程，不能改写写?！写入时，要写入时，要使用编程器。使用编程器。?EPROM（可擦除的可编程（可擦除的可编程ROM）总体结构与掩模总体结构与掩模ROM一样，但存储单元不同一样，但存储单元不同用紫外线擦除的用紫外线擦除的PROM（UVEPROM）SIMOS(Stacked?gate Injuction MOS)叠栅注入叠栅注入MOS管管Gc:控制栅控制栅Gf:浮置栅浮置栅工作原理：工作原理：若若GG导通导通f上充以负电荷，则上充以负电荷，则c处正常逻辑高电平下不处正常逻辑高电平下不若若G
4、G通通f上未充负电荷，则上未充负电荷，则c处正常逻辑高电平下导处正常逻辑高电平下导“写入写入”：雪崩注入：雪崩注入,D?S间加高压（间加高压（20 25V）,发生雪崩击穿发生雪崩击穿同时在同时在G25V,50ms宽的正脉冲，宽的正脉冲，c上加上加吸引高速电子穿过吸引高速电子穿过SiOGf,形成注入电荷形成注入电荷2到达到达“擦除擦除”：通过照射产：通过照射产生电子生电子?空穴对，提供泄放通道空穴对，提供泄放通道紫外线照射紫外线照射20 30分钟（阳光下一周，荧分钟（阳光下一周，荧光灯下光灯下3年）年）电可擦除的可编程电可擦除的可编程ROM（E2PROM）总体结构与掩模总体结构与掩模ROM一样，
5、但存储单元不同一样，但存储单元不同为克服为克服UVEPROM 擦除慢，操作不便的缺擦除慢，操作不便的缺 点点采用采用FLOTOX(浮栅隧道氧化层浮栅隧道氧化层MOS管管)存储单元数存储单元数据的擦除和写入据的擦除和写入都是利用隧道效都是利用隧道效应，通过高压脉应，通过高压脉冲向浮置栅充，冲向浮置栅充，放电实现。放电实现。GD之间有小的隧道区，之间有小的隧道区，SiO 厚度厚度?2?10mf与与2当场强达到一定大小（当场强达到一定大小（10V/cm）,电子会穿越隧道电子会穿越隧道?“隧道效应隧道效应”7?8 快闪存储器（快闪存储器（Flash Memory）类似SIMOS管*工作原理：工作原理：
6、向向Gf充电利用雪崩注入方式充电利用雪崩注入方式，D?S加正压（加正压（6V），），Vss接接0Gc加加12V，10us的正脉冲的正脉冲Gf放电，利用隧道效应放电，利用隧道效应Gf上电荷经隧道区放电上电荷经隧道区放电Gc?0,Vss加加12V,100ns的正脉冲的正脉冲编程和擦除操作不需要使用编程器，写入和擦编程和擦除操作不需要使用编程器，写入和擦除的控制电路集成于存储器芯片中除的控制电路集成于存储器芯片中?用用ROM 存储器实现组合逻辑函数存储器实现组合逻辑函数 基本原理从ROM的数据表可见：若以地址线为输入变量，则数据线即为一组关于地址变量的逻辑函数地址数据A1A0A1A0D3D2D1D0
7、地址译码001101010101101101011100?地址译码电路是与逻辑阵列，而且是全译码；?存储矩阵是或逻辑阵列。举例：用位的 ROM 设计一个将两个位二进制数相乘的乘法器电路。点点阵阵图图 3.RAM（随机存储器）（随机存储器）?SRAM（静态随机存储器）（静态随机存储器）结构与工作原理结构与工作原理 举例：一个位 RAM SRAM 的静态存储单元（基于的静态存储单元（基于 SR锁存器）锁存器）六管六管CMOS管组成静态管组成静态存储单元。存储单元。T1?T4为为SR锁存器，锁存器，T5、T6为门控管；为门控管；Xi=1时，所在行被选中，时，所在行被选中，T、T导通，锁存器的导通，锁
8、存器的Q和和Q端与位线端与位线Dj、Dj接通；接通；Yj时，所在列被选中，时，所在列被选中，Tj、Tj导通，该列存储单导通，该列存储单元和读写控制电路接通。元和读写控制电路接通。当当 CS?0时，时，RR?0若若?1,则则 A 导通，导通，A 与与 A 截止，截止，若若,则则A截止，截止，A 与与A 导通，导通，123123?WWI?Q，写操作，写操作Q?I，读操作，读操作O O?DRAM（动态随机存储器）（动态随机存储器）动态存储单元是利用动态存储单元是利用MOS管栅极电容管栅极电容可以存储电荷的原理可以存储电荷的原理存储单元以存储单元以T及其栅极电及其栅极电容容C 为基础构成，数据存于为基
9、础构成，数据存于栅极电容栅极电容C 中。若电容中。若电容C 充有充有足够的电荷，使足够的电荷，使T导通，这导通，这一状态为逻辑一状态为逻辑，否则为逻，否则为逻辑。数据经辑。数据经T5由由Do输出。输出。进行写操作时，进行写操作时，RW为为低电平，由于低电平，由于Yj为高电平，为高电平，T导通，输入数据导通，输入数据Di经经T并由并由写入刷新控制电路反相，再写入刷新控制电路反相，再经经T写入到电容器写入到电容器C 中。这中。这样，当输入数据为样，当输入数据为 时，时，电容充电；而输入数据为电容充电；而输入数据为时，电容放电。时，电容放电。?RAM存储器容量的扩展存储器容量的扩展 位扩展方式位扩展
10、方式适用于每片适用于每片RAM,ROM字数够用而位数不够时字数够用而位数不够时接法：将各片的地址线、读写线、片选线并联即可接法：将各片的地址线、读写线、片选线并联即可 字扩展方式字扩展方式适用于每片适用于每片RAM,ROM位数够用而字数不够时位数够用而字数不够时 4.PLD（可编程逻辑器件）（可编程逻辑器件）可编程逻辑器件（Programmable Logic Device）是从20世纪70年代初发展起来的一种新型逻辑器件，发展过程中，先后出现了PROM、PLA、PAL、GAL、CPLD、FPGA等类型。随着微电子技术、超大规模集成电路技术、计算机辅助设计（CAD）技术的进步和发展，PLD器件
11、功能越来越强大，应用越来越广泛。分类?按照器件内部的集成度分为：简单PLD和复杂PLD?按照器件内部的结构特点分为：阵列型PLD和现场可编程门阵列FPGA简单PLD（PROM、PLA、PAL、GAL）与或阵列型PLDCPLD现场可编程门阵列FPGA?PLD 的基本电路结构和电路表示方法的基本电路结构和电路表示方法 PLD 的基本电路结构的基本电路结构 PLD 的逻辑符号表示方法的逻辑符号表示方法?输入缓冲器表示方法输入缓冲器表示方法?与门和或门的表示方法与门和或门的表示方法?（a）与门?（d）互补输出的缓冲器?（b）输出恒等于0的与门?（e）三态输出的缓冲器?（c）或门?（f）由编程数据控制的
12、数据选择器 FA B AB A B AB AB FF?PAL（可编程阵列逻辑 Programmable Array Logic）20世纪70年代末美国的单片存储器公司 MMI率先推出PAL。?采用双极型熔丝工艺，只能编程一次；?由可编程的与门阵列、固定的或门阵列和输出电路组成；?具有多种输出结构。PALPAL的基本电路结构的基本电路结构AD未编程：Y?A?B?C?D1A?B?C?D?I?I?I?I?I?I?I?I1234 1234Y?I I I?I I I?I I I?I I I11 232341 341 24编程后：Y2?I1I2?I2I3?I3I4?I4I1Y3?I1I2?I1I2Y4?I
13、1I2?I1I2 PALPAL的多种输出结构的多种输出结构根据PAL器件输出电路结构和反馈方式的不同，可将它们分成专用输出结构、可编程输入/输出结构、寄存器输出结构、异或输出结构、运算选通反馈结构等。（一）专用输出结构具有互补输出的专用输出结构（二）可编程输入/输出（可编程I/O）结构?PAL的可编程输入/输出结构（三）寄存器输出结构nn+1通过反馈建立起Q 与Q之间的逻辑关系。（四）带有异或门的输出结构（1）可编程输入端可编程输入端XOR控制输出极性控制输出极性XOR=0，Y与S同相；XOR=1，Y与S反相；（四）异或输出结构（2）AB在寄存器输出结构基础上增加异或门实现输出极性可控。A B
14、0 01 00 11 1D10110说明说明B=0，D1与与A同相同相B=1，D1与与 A反相反相（五）运算选通反馈结构在异或输出结构基础上增加一组反馈逻辑电在异或输出结构基础上增加一组反馈逻辑电路，从而产生（路，从而产生（A+B）、（）、（A+B）、（）、（A+B）、）、（A+B）4个反馈量。个反馈量。?GAL（通用阵列逻辑(General Array Logic）1985年，LATTICE公司在PAL结构基础上生产出的新一代可编程逻辑器件。?CMOS工艺，可电擦除；使用电子标签技术对器件的编程资料进行管理。2采用E?由可编程的与门阵列、固定的或门阵列和输出电路组成。?每个输出位线上都具有相
15、同的可编程输出结构 输出逻辑宏单元（OLMC）；采用结构控制字方式，实现OLMC输出组态配置。GALGAL的电路结构（以的电路结构（以GAL16V8GAL16V8为例）为例）?8个输入数据缓冲器?8个反馈缓冲器?8个输出三态缓冲器?1个时钟输入缓冲器?1个输出使能缓冲器?8个OLMC?32行64位的与阵列编程编程单元单元1个个OLMC内内有有1个或门个或门可编程的与阵列可编程的与阵列 输出多路开关（输出多路开关（2选选9.4.2 GAL的输出逻辑宏单元(OLMC)1）AC0+AC1(n)乘积项多路开关（乘积项多路开关（2选选1）=1，选中，选中“Q端端”；AC0AC1(n)=1，选中，选中“地
16、地”；AC0+AC1(n)=0，AC0AC1(n)=0，选中，选中“第第1反馈多路开关反馈多路开关用于用于选中选中“异或门输出异或门输出”个与项个与项”从寄存器从寄存器Q端、本级端、本级输出、邻级输出、地输出、邻级输出、地电平中选择一个作反电平中选择一个作反馈缓冲器的输入信号馈缓冲器的输入信号三态多路开关（三态多路开关（4选选D触发器触发器1）用来从用来从VCC、地、地、存储异或门存储异或门OE、第一与项中选择、第一与项中选择1的输出信号的输出信号个作三态使能个作三态使能AC0、AC1(n)、XOR(n)、AC1(m)均为结构控制字中的一位数据，通过对结构控制字编程，可以设定OLMC的工作模式
17、。至另一个邻级反馈缓冲器输入反馈缓冲器输入AC0 AC1(n)AC1(m)FMUX输入信号输入信号端信号来源端信号来源1 0 寄存器寄存器QQ端信号端信号1 1 本级输出本级输出本级输出端本级输出端0 1邻级输出邻级输出邻级输出邻级输出0 0地电平地电平地电平地电平 OLMC的5种工作模式结构控制字中的SYN、AC0、AC1(n)、XOR(n)的状态指定了OLMC的工作模式。工作工作SYN AC0 AC1(n)XOR(n)SYNAC0AC1(n)XOR(n)模式模式101/0100工作模工作模式式专用专用输入输入专用专用组合组合输出输出0011时序电时序电路中的路中的组合输组合输出出寄存器寄存
18、器输出输出 101111100101反馈反馈组合组合输出输出只要给只要给GAL写入不同的结构控制字，写入不同的结构控制字，专用输入模式专用输入模式就可以得到不同模式的输出电路结构。就可以得到不同模式的输出电路结构。专用组合输出模式专用组合输出模式反馈组合输出模式反馈组合输出模式时序电路中的组时序电路中的组合输出模式合输出模式寄存器输出模式寄存器输出模式 5 CPLD和和FPGA（复杂可编程逻辑器件（复杂可编程逻辑器件Complex Programmable Logic Device和和现场可编程门阵列现场可编程门阵列Field Programmable Gate Array）?CPLD 的结构
19、的结构由GAL发展而来的大规模可编程逻辑器件（基本上是GAL的扩充），采用CMOS和可擦除ECMOS工艺（具有非易失性），延迟固定。基于乘积项的基于乘积项的CPLD CPLD 结构结构 CPLD 的逻辑实现原理的逻辑实现原理?FPGA 的基本结构的基本结构由若干独立的可编程逻辑模块排列成行列方阵（可编程逻辑模块采用查找表技术实现组合逻辑），采用SRAM工艺（具有易失性），延迟不固定。基于查找表的基于查找表的FPGA 的结构的结构 可编程连接点可编程连接点PIP开关矩阵开关矩阵SM布线布线FPGA内部的互连资源 开关矩阵和可编程连接点 查找表的原理查找表的原理查找表（查找表（look up table）简称）简称LUT，本质为，本质为RAM。当用当用户通过原理图或户通过原理图或HDL 语言描述了一个逻辑电路以后，语言描述了一个逻辑电路以后，CPLDFPGA 开发软件会自动计算逻辑电路的所有可能的结果，并把结开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入果事先写入RAM，这样，每输入一个信号进行逻辑运算就等于，这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。输入一个地址进行查表，找出地址对应的内容，然后输出即可。CPLD和和FPGA 的开发的开发?
