1、黄君凯 教授 第四章第四章 半导体集成电路半导体集成电路 硅平面工艺硅平面工艺 制造工艺在同一硅片衬底的表平面上进行的工艺。制造工艺在同一硅片衬底的表平面上进行的工艺。 纯度要求：杂质原子浓度少于纯度要求：杂质原子浓度少于 ，即浓度达，即浓度达 以上。以上。 单晶的单晶的直拉法直拉法（CZ 法）法）制备制备 熔化多晶硅熔化多晶硅 掺杂成掺杂成 n 或或 p 型型 Si（多晶）（多晶） 以高质量籽晶作为母晶吸附多晶熔液以高质量籽晶作为母晶吸附多晶熔液 缓慢旋转提升籽晶形成等径单晶缓慢旋转提升籽晶形成等径单晶 Si 棒棒 切薄片切薄片 化学腐蚀化学腐蚀 抛光抛光 衬底单晶硅片衬底单晶硅片 4.1.
2、1 衬底单晶材料的制备衬底单晶材料的制备 133 10 cm 9 10 黄君凯 教授 黄君凯 教授 一、一、氧化工艺氧化工艺 在单晶体硅衬底表面生长一层均匀致密的在单晶体硅衬底表面生长一层均匀致密的 SiO2 膜技术膜技术 （1）干氧氧化干氧氧化 原理原理 装置装置 （见右图）（见右图） 过程过程 4.1.2 硅平面工艺方法硅平面工艺方法 0 900 22 1200 o C C OSiSiO 黄君凯 教授 开始阶段：称开始阶段：称薄氧区薄氧区 O2 直接与直接与Si表面接触，表面接触，SiO2 生长速率生长速率 受到受到 Si/SiO2 界面处的反界面处的反 应速率限制。应速率限制。 氧化物厚
3、度氧化物厚度 与氧化时间与氧化时间 满足线性关系：满足线性关系： 式中式中 为系统装置的初始化参数，为系统装置的初始化参数，A、B为与氧化温度有关的系数为与氧化温度有关的系数 后续阶段：称后续阶段：称厚氧区厚氧区 由于薄氧层存在，氧须扩散由于薄氧层存在，氧须扩散 通过通过SiO2层才能到达层才能到达 Si 界面产生氧界面产生氧 化，化，SiO2 膜不断变厚，其成长速率受到膜不断变厚，其成长速率受到 O2 在已生成的氧化层中在已生成的氧化层中 的扩散情况所限制。并满足关系：的扩散情况所限制。并满足关系： ox d t () ox B dt A ox dBt 黄君凯 教授 特点特点 干氧氧化生长的
4、干氧氧化生长的 SiO2 膜质量好，缺陷密度低，致密度高；但膜质量好，缺陷密度低，致密度高；但 氧化的成长速率较慢。氧化的成长速率较慢。 （2）湿氧氧化湿氧氧化 0 900 222 1200 22 o C C SiH OSiOH 去离子水去离子水 97 oC 说明说明 去离子水去离子水制备制备 2 2 , NaK H O Mg Cl 阳阳 阴阴 离子交换树脂离子交换树脂 吸附水溶液中各种离子吸附水溶液中各种离子 纯去离子水（纯去离子水（ ） 16Mcm 原理：原理：用高纯用高纯O2 通入通入 去离子水中鼓泡，然后由含氧水去离子水中鼓泡，然后由含氧水 汽入炉反应生成汽入炉反应生成 SiO2 膜。
5、膜。 97 oC 黄君凯 教授 装置装置 （见右图）。（见右图）。 过程过程 （与干氧氧化相似）（与干氧氧化相似） 特点特点 由于由于H2O分子通过分子通过SiO2 层的扩散速率比层的扩散速率比O2 分子更快，故湿分子更快，故湿 氧氧化速率较大，可用于生长厚氧氧化速率较大，可用于生长厚 SiO2 膜；但膜中缺陷密度膜；但膜中缺陷密度 较高，质量较差。较高，质量较差。 目的目的 在在SiO2 膜或膜或Al 膜上刻蚀出图形，为膜上刻蚀出图形，为 扩散和金属膜布线开出所需窗口。扩散和金属膜布线开出所需窗口。 二、二、光刻技术光刻技术 黄君凯 教授 掩膜版掩膜版制备制备 在光刻之前需制备光刻板，称为掩
6、膜版制备。过程如下：在光刻之前需制备光刻板，称为掩膜版制备。过程如下： 原图绘制原图绘制 原图刻制（在红膜上描刻出各次分图，并剥去透原图刻制（在红膜上描刻出各次分图，并剥去透 明区内红膜成为供光刻用原图）明区内红膜成为供光刻用原图） 初缩（制成初缩版）初缩（制成初缩版） 精缩（分步重复缩小）精缩（分步重复缩小） 掩膜版（精缩光刻版）掩膜版（精缩光刻版） 光刻胶光刻胶 （1）负性负性光致抗蚀剂：没曝光部分对显影液可溶解，光致抗蚀剂：没曝光部分对显影液可溶解， 曝光则不能。曝光则不能。 （2）正性正性光致抗蚀剂：与负性相反。光致抗蚀剂：与负性相反。 黄君凯 教授 光刻过程光刻过程 黄君凯 教授 说
7、明说明 （1）腐蚀剂腐蚀剂构成：构成： （2）等离子去胶等离子去胶方法：方法： 强电场下强电场下O2电离产生活性氧电离产生活性氧 （氧激发态），（氧激发态）， 使光刻胶氧化而成可挥发的使光刻胶氧化而成可挥发的 CO2、H2O 及其它及其它 气体并抽走。气体并抽走。 232 34 :3:6:10 70 o SiOHF NH F H Omlgml AlCH PO 的的 溶液溶液 2 * O 黄君凯 教授 三、三、扩散工艺扩散工艺 （1）两步扩散工艺两步扩散工艺 过程：过程： 恒定表面源扩散（恒定表面源扩散（预溶积预溶积） Si 片表面直接与杂质源相通，并使片表面直接与杂质源相通，并使Si 表面上的
8、杂质原表面上的杂质原 子浓度恒定，其扩散深度极浅，如同淀积在子浓度恒定，其扩散深度极浅，如同淀积在Si 表面。表面。 有限表面源扩散（有限表面源扩散（主扩散主扩散） 把预淀积后的把预淀积后的 Si 片放入扩散炉加热，使原来的杂质原片放入扩散炉加热，使原来的杂质原 子向子向 Si 片内部扩散，达到所要求的表面浓度和结深。片内部扩散，达到所要求的表面浓度和结深。 方法方法 以扩散以扩散 区的液态源硼扩散为例说明：区的液态源硼扩散为例说明： p 黄君凯 教授 预淀积原理预淀积原理 说明说明 ：硼酸三甲酯硼酸三甲酯 无色透明液体，室温下易无色透明液体，室温下易 挥发，易溶于水，并生成硼酸挥发，易溶于水
9、，并生成硼酸 沉淀。沉淀。 产物产物 硼硅玻璃硼硅玻璃（SiO2+B+C） 去除硼硅玻璃，留下去除硼硅玻璃，留下Si 表表 面高浓度面高浓度B层，完成了预淀积。层，完成了预淀积。 去除方法：去除方法： 0 500 332322 () C B CH OB OCOH OC 以上 0 900 232 C B OSiSiOB 以上 33 ()B CH O 2 :1:5 (15 20 )HF H Os 黄君凯 教授 主扩散主扩散 炉温为炉温为 ，含，含 O2 进行，可同时生成窗口上进行，可同时生成窗口上 的的SiO2 层，作为下一次扩散的掩蔽膜，达到预定浓度及结深。层，作为下一次扩散的掩蔽膜，达到预定浓
10、度及结深。 过程过程 杂质原子杂质原子 杂质离子杂质离子 质谱仪质谱仪 注入注入 Si中中 高能离子高能离子 特点特点 可精确控制杂质数量和掺杂深度；可精确控制杂质数量和掺杂深度； 保证杂质高纯度；注入过程可在保证杂质高纯度；注入过程可在 较低温度下进行。较低温度下进行。 00 1150 1200 CC （2）离子注入工艺离子注入工艺 （杂质剂量和能量可控）（杂质剂量和能量可控） （电离）（电离） 黄君凯 教授 四、四、外延工艺外延工艺 外延工艺外延工艺 在单晶片沿原来的结晶轴方向，再生长一层厚度和电阻率在单晶片沿原来的结晶轴方向，再生长一层厚度和电阻率 都符合要求的新单晶，或在一块衬底上成长
11、一层多晶层，都符合要求的新单晶，或在一块衬底上成长一层多晶层， 这么工艺称为外延工艺。这么工艺称为外延工艺。 ,np 重重掺杂半导体（掺杂半导体（ ） ,np 轻轻掺杂半导体（掺杂半导体（ ） 扩散工艺扩散工艺 外延工艺外延工艺 杂质浓度补偿：杂质浓度补偿： , DA n pNN 注意注意 无法应用扩散工艺原因：无法应用扩散工艺原因： 杂质补偿浓度精确控制无法实现；并且导致迁移率下降。杂质补偿浓度精确控制无法实现；并且导致迁移率下降。 黄君凯 教授 装置装置 （见右图）（见右图） 原理原理 淀积的淀积的Si 可在可在Si 片表面迁移，再它们到达合适的能量片表面迁移，再它们到达合适的能量 位置时
12、，可排列起来形成与原位置时，可排列起来形成与原 Si 衬底晶格连续过度的衬底晶格连续过度的 淀积层。淀积层。 0 0 0 0 1000 42 1100 1150 42 1250 C C C C SiHSiH SiClHSiHCl 注意注意 黄君凯 教授 单晶外延层与多晶外延层单晶外延层与多晶外延层 （1）单晶单晶外延层外延层 （2）多晶多晶外延层外延层 黄君凯 教授 五、五、电极制备电极制备、互连互连及及封装封装 掺杂区掺杂区 电极引出电极引出/电通路互连电通路互连 ： 合金化合金化过程（过程（ ） 0 500 ,3CS 光刻光刻 Al 膜膜 蒸蒸 Al 技术技术 注意注意 合金化过程是为了使
13、合金化过程是为了使 Al/Si 界面形成良好欧姆接触。界面形成良好欧姆接触。 后工序后工序过程过程 切片切片 固定固定 引线键合引线键合 封装封装 IC 块块 黄君凯 教授 4.2 集成电路中的双极型器件集成电路中的双极型器件 4.2.1 集成电阻器集成电阻器 一、扩散电阻一、扩散电阻 如右图所示，与衬底如右图所示，与衬底 n-Si 导电类型导电类型 相反的相反的 p-Si ,通过通过 施加偏压，施加偏压， 可形成反偏势垒，使电流限制于可形成反偏势垒，使电流限制于 之间流动。这块由杂质扩之间流动。这块由杂质扩 散形成的散形成的 p-Si 便构成便构成扩散电阻扩散电阻。 注意注意 集成电路中的电
14、阻采用扩散电阻，是集成电路工艺集成电路中的电阻采用扩散电阻，是集成电路工艺 的的第第 1 个特点个特点。 CC V ppp 黄君凯 教授 二、扩散电阻中的电导二、扩散电阻中的电导 取右图厚度为取右图厚度为 的平行薄层，的平行薄层， 其微分电导为：其微分电导为： 整块扩散电阻的电导为：整块扩散电阻的电导为： （4- 1） 式中式中 为为扩散电阻深度扩散电阻深度。由于杂质分布浓度形成梯度。由于杂质分布浓度形成梯度 ， 可假定可假定 以以平均迁移率平均迁移率 代替，则上式为：代替，则上式为： 式中式中 便是扩散层单位面积中掺入的便是扩散层单位面积中掺入的杂质总量杂质总量，而，而 具有电导单位。具有电
15、导单位。 dx ( ) ( ) p Wdx dGqx p x L 0 ( ) ( ) j x p W Gqx p x dx L j x ( ) A Nx ( ) p x p 0 ( ) j x pAp WW GqNx dxqN LL N p qN 黄君凯 教授 令令 ，则扩散电阻为：，则扩散电阻为： 因此，扩散电阻因此，扩散电阻R由两部分决定：长宽比由两部分决定：长宽比 取决于掩膜尺取决于掩膜尺 寸寸， 取决于扩散工艺取决于扩散工艺。 三、方块电阻三、方块电阻 若若 L = W ，便形成了一块“方块”，便形成了一块“方块” ，称这时的电阻值为，称这时的电阻值为方方 块电阻块电阻，记为，记为 ，
16、单位规定为，单位规定为 ，故，故 ： p gqN 11L R GWg （4- 2） L W 1 g R/ 11 p R gqN （4- 3） 黄君凯 教授 所以所以 越大，越大， 越小；越小； 表示电阻图形中表示电阻图形中方块的数目方块的数目。 注意注意 式式（4 -2）表明：电阻数值等于图形中所包含的方块表明：电阻数值等于图形中所包含的方块 数目乘以方块电阻。数目乘以方块电阻。 例例 右图中右图中, 分析分析 （1）对两个相邻扩散电阻，有）对两个相邻扩散电阻，有 NR L W 51.0RRk 111112 222221 / / RLRWLW RLRWLW 这里考虑到这里考虑到 ，因此，比值，
17、因此，比值 可精确控制。可精确控制。 故集成电路中常设计使它的关键性能依赖两个电阻之故集成电路中常设计使它的关键性能依赖两个电阻之 比，而不依赖任何一个特定的电阻值。比，而不依赖任何一个特定的电阻值。 12 RR 1 2 R R ， 黄君凯 教授 （2）一般把阻值较大的集成电阻器设计成）一般把阻值较大的集成电阻器设计成 右图的蛇形图形，便可达到减少总面右图的蛇形图形，便可达到减少总面 积目的。拐角处电流流动不均匀，一积目的。拐角处电流流动不均匀，一 般认为拐角处方块电阻为直线上阻值的般认为拐角处方块电阻为直线上阻值的65%。 （3）若扩散电阻宽度）若扩散电阻宽度 W 很小，也即很小，也即 ，需
18、考虑到横向，需考虑到横向 扩散影响，并以实际有效宽度扩散影响，并以实际有效宽度 W 代替窗口宽度代替窗口宽度 W 。 j Wx 黄君凯 教授 利用扩散电阻上的表面氧化层进行交叉布线利用扩散电阻上的表面氧化层进行交叉布线 集成电路中各元件通过内部布线进行互连，集成电路中各元件通过内部布线进行互连， 布线通路可从扩散电阻上面的氧化层通布线通路可从扩散电阻上面的氧化层通 过，以达到不增加管芯面积目的，这是过，以达到不增加管芯面积目的，这是 最常见的交叉布线方法。最常见的交叉布线方法。 利用磷桥（或硼桥）方法利用磷桥（或硼桥）方法 右图通路右图通路 2 与原有通路与原有通路1 交叉，这时可在通路交叉，
19、这时可在通路 1 的的 SiO2 层下面形成重掺杂的“磷桥”（类似层下面形成重掺杂的“磷桥”（类似 扩散电阻），扩散电阻）， 以连接通路以连接通路 2 ，其，其 极小，影响可忽略。极小，影响可忽略。 注意注意 集成电路需要内部布线，这是集成电路集成电路需要内部布线，这是集成电路工艺特点之二工艺特点之二。 R 四、扩散电阻在集成电路内部交叉布线中的应用四、扩散电阻在集成电路内部交叉布线中的应用 n 黄君凯 教授 4.2.2 集成晶体管集成晶体管 一、集成电路的工艺特点一、集成电路的工艺特点 1. 集成电路中各元件需要隔离集成电路中各元件需要隔离 半导体衬底上制作的集成电路，各元件在电特性半导体衬
20、底上制作的集成电路，各元件在电特性 上需要相互绝缘，这种绝缘及其形成方法称为上需要相互绝缘，这种绝缘及其形成方法称为隔离技术隔离技术。 注意注意 集成电路中各元件需要隔离，这是集成电路集成电路中各元件需要隔离，这是集成电路工艺工艺 特点之三特点之三。 （1）pn 结隔离结隔离 采用采用 pn 结反偏时电阻极高，可实现元件间的隔离。结反偏时电阻极高，可实现元件间的隔离。 其中，常用的有外延隔离法，参见下图：其中，常用的有外延隔离法，参见下图： 黄君凯 教授 将将 隔离槽及隔离槽及 p-Si 衬底电位接到比衬底电位接到比 n-Si 隔离岛隔离岛 更低的电位，则相应更低的电位，则相应 pn 结处于反
21、偏状态，便可在结处于反偏状态，便可在 隔离岛上制作集成电路元器件。隔离岛上制作集成电路元器件。 p 黄君凯 教授 （2） 等平面隔离等平面隔离 以以 SiO2 膜代替膜代替 pn 结隔离槽可减少芯片面积和侧壁寄结隔离槽可减少芯片面积和侧壁寄 生电容，这种隔离工艺称生电容，这种隔离工艺称等平面隔离等平面隔离。常用的等平面。常用的等平面 II 型型 工艺过程如下：工艺过程如下： 黄君凯 教授 说明说明 SiH4 膜制备方法膜制备方法： （3）介质隔离）介质隔离 以介质完全实现隔离岛功能的方法称为以介质完全实现隔离岛功能的方法称为介质隔离介质隔离。 其工艺过程如下：其工艺过程如下： 0 0 800
22、43342 1100 C C SiHNHSi NH 黄君凯 教授 2. 集成电路中需要增添埋层工艺集成电路中需要增添埋层工艺 集成电路中需要增添埋层工艺，集成电路中需要增添埋层工艺， 这是集成电路这是集成电路工艺特点之四工艺特点之四。下面。下面 以右图的集成二极管为例说明。以右图的集成二极管为例说明。 掩埋层（埋层）掩埋层（埋层） 外延前必需在衬底上先扩散重掺杂的杂质，此重掺杂层外延前必需在衬底上先扩散重掺杂的杂质，此重掺杂层 称为称为埋层埋层。 黄君凯 教授 原理原理 扩散区侧向表面势垒较大，电阻较大扩散区侧向表面势垒较大，电阻较大 扩散区纵向电流承受面积较大。扩散区纵向电流承受面积较大。
23、集成电路器件中集成电路器件中 电流纵向流动电流纵向流动 外延层存在较大串联电阻外延层存在较大串联电阻 二极管二极管 pn 结与衬底结与衬底 pn 结穿通结穿通 埋层埋层 减少衬底结宽度减少衬底结宽度 2 ln DA D i N NkT V qn L R S 衬底结易击穿衬底结易击穿 衬底结电容增大衬底结电容增大 （选择好浓度）（选择好浓度） 说明说明 1 2 Dm VWE2 D m V E W 寄生结电容寄生结电容 T C W 黄君凯 教授 3. 集成电路中存在寄生效应集成电路中存在寄生效应 集成电路中存在寄生效应，一般是寄生结电容（包括隔离集成电路中存在寄生效应，一般是寄生结电容（包括隔离
24、结电容等），这是集成电路结电容等），这是集成电路工艺的特点之五工艺的特点之五，影响了集成器件，影响了集成器件 的高频性能。的高频性能。 二、集成晶体管二、集成晶体管常规工艺流程常规工艺流程（以（以 晶体管为例）晶体管为例） 以硅平面工艺方法，注意到集成电路工艺特点，经以硅平面工艺方法，注意到集成电路工艺特点，经 6 次光次光 刻，刻，4 次扩散，次扩散，4 次氧化，蒸次氧化，蒸Al，外延等工序可以制成集成晶，外延等工序可以制成集成晶 体管，同时也可分别制成二极管、电阻、电容等元件，并实现体管，同时也可分别制成二极管、电阻、电容等元件，并实现 电路之间的互连。电路之间的互连。 注意下图中的注意下
25、图中的 P 型基区制备得相当薄，且集电结型基区制备得相当薄，且集电结 面积面积 制作得比发射结大很多，以利于晶体管的放大作用。制作得比发射结大很多，以利于晶体管的放大作用。 n pn n 黄君凯 教授 黄君凯 教授 黄君凯 教授 黄君凯 教授 三、集成三、集成 晶体管的附加效应晶体管的附加效应 1. 寄生效益寄生效益 纵向寄生效应纵向寄生效应 n pn 正向有效正向有效 T2 截止截止 良好隔离良好隔离 饱和及反向有效饱和及反向有效 T1 管管 T2 正向有效及饱和正向有效及饱和 漏电流增大漏电流增大 降低降低 T2 管管 放大系数放大系数 增添埋层增添埋层 ：增大：增大 pnp 基区宽度及浓
26、度基区宽度及浓度 n 埋层中掺金：降低基区埋层中掺金：降低基区 n 增大增大 n 型外延层厚度：增大寄生管基区型外延层厚度：增大寄生管基区 注意注意 2 2 2 1 2 nDBbb T pAEnp NWW NLL nnn LD其中：其中： ，最终可达到，最终可达到 2 0.05 T 黄君凯 教授 横向寄生效应横向寄生效应 以隔离槽作为集电极的横向以隔离槽作为集电极的横向 寄生管，在寄生管，在T1 处于饱和处于饱和 及反向使用时影响较大，但可通过工艺尺寸提高寄生管基及反向使用时影响较大，但可通过工艺尺寸提高寄生管基 区宽度区宽度 给予改善。给予改善。 2. 横向注入效应横向注入效应 T1 管管
27、E B 极之间的横向注入效应，会造成注入效率的降低。极之间的横向注入效应，会造成注入效率的降低。 抑制横向注入效应抑制横向注入效应 E 区的非均匀掺杂区的非均匀掺杂 横向势垒高度增大横向势垒高度增大 E 区底面积远大于侧面积区底面积远大于侧面积 横向结电阻增大横向结电阻增大 p np (8 m) 黄君凯 教授 纵向结构纵向结构 与其它与其它 pnp 管之间没有隔离，通常只管之间没有隔离，通常只 能用作能用作 C 极接最负电位的极接最负电位的射极跟随器射极跟随器。 埋层分析（埋层分析（ 埋层）：埋层）： 形成少子（空穴）渡越基区的加速场；形成少子（空穴）渡越基区的加速场； 提供集电极的低阻通路，
28、减少串联电阻。提供集电极的低阻通路，减少串联电阻。 横向结构横向结构 （参见右图）（参见右图） 0 T 四、集成四、集成 pnp 晶体管晶体管 1. 衬底衬底 pnp 晶体管晶体管 2. 横向横向 pnp 晶体管晶体管 p 黄君凯 教授 提高提高 措施措施 E 区、区、C 区采用均匀掺杂扩散；区采用均匀掺杂扩散； E 区、区、C区尽可能靠近，区尽可能靠近，C 区区 环绕环绕 E 区；区； E 区侧面积远大于基底面积；区侧面积远大于基底面积； 采用采用 埋层；埋层； 寄生效应寄生效应 0 T n T0 管管 正向有效正向有效 T1正向有效正向有效 T2 截止截止 （反向有效结果与上相反）（反向有
29、效结果与上相反） 饱和饱和 T1 正向有效正向有效 T2 正向有效正向有效 增添增添 埋层埋层 n 改善措施改善措施 （抑制）（抑制） 黄君凯 教授 五、集成电路晶体管的图形结构（五、集成电路晶体管的图形结构（ ） 单基极条形单基极条形 基区、集电区电阻大，注入及收集效率低。基区、集电区电阻大，注入及收集效率低。 改善措施改善措施 减少基区和集电区电阻减少基区和集电区电阻 提高集电极收集效率以及发射极注入效率提高集电极收集效率以及发射极注入效率 n pn 黄君凯 教授 改进结构改进结构 单基极条形单基极条形 双基极条形双基极条形 马蹄形马蹄形 减少基区电阻减少基区电阻 集电极提高收集效率集电极
30、提高收集效率 梳形梳形 发射极马蹄形发射极马蹄形 提高发射极注入效率提高发射极注入效率 黄君凯 教授 黄君凯 教授 黄君凯 教授 4.2.3 集成二极管集成二极管 集成二极管的制造技术与晶体管兼容，可以单独制作集成二极管的制造技术与晶体管兼容，可以单独制作 （见下图）（见下图） 首先制作首先制作 npn 结构晶体管，然后可以五种形式连接成结构晶体管，然后可以五种形式连接成 二极管使用：二极管使用： （1）bc 短接短接 ；（；（2）eb 短接；（短接；（3）ec 短接短接 （4）e 极开路；（极开路；（5）c 极开路极开路 黄君凯 教授 4.3 集成电路中的单极型器件集成电路中的单极型器件 4
31、.3.1 集成集成 MOS 场效应晶体管常规工艺流程场效应晶体管常规工艺流程 一、一、p 沟道集成沟道集成 MOS 场效应管制作流程（场效应管制作流程（Al 栅工艺栅工艺） 磷硅玻璃磷硅玻璃 225 ()SiOPO 2 ,NaMg （金属离子）（金属离子） 固溶度低固溶度低 通过时间长通过时间长 提取离子提取离子 （留在（留在PSG表面）表面） 阻挡离子作用阻挡离子作用 说明说明 磷硅玻璃磷硅玻璃 PSG 的物性的物性 绝缘强度高，粘附性强，针孔密度小。绝缘强度高，粘附性强，针孔密度小。 PSG 黄君凯 教授 PSG 生长原理生长原理 说明说明 P2O5 淀积在淀积在 SiO2 表面形成了表面
32、形成了 PSG 。 制作流程制作流程 0 0 950 32252 980 4326 C C POClOPOCl 黄君凯 教授 黄君凯 教授 MOS 集成电路管芯制作工艺流程剖面图集成电路管芯制作工艺流程剖面图 黄君凯 教授 二、二、p 沟道硅栅集成沟道硅栅集成 MOSFET 制作流程（制作流程（硅栅工艺硅栅工艺） 制作流程制作流程 黄君凯 教授 硅栅硅栅 p-MOS 制造工艺过程制造工艺过程 黄君凯 教授 硅栅工艺硅栅工艺 多晶硅栅在源和漏区扩散前淀积，故可用作扩多晶硅栅在源和漏区扩散前淀积，故可用作扩 散时的掩膜；散时的掩膜； 栅与沟道的对准几乎是理想的，故减少了寄生栅与沟道的对准几乎是理想
33、的，故减少了寄生 覆盖电容影响；覆盖电容影响； 硅栅完全密封在硅栅完全密封在SiO2 膜内，为沟道提供了良好膜内，为沟道提供了良好 的保护，并为多层互连线提供了跨越通路。的保护，并为多层互连线提供了跨越通路。 制造工艺简单制造工艺简单 成本低，成品率高。成本低，成品率高。 4.3.2 MOS 集成电路特点集成电路特点 黄君凯 教授 MOSFET 在集成结构中无需隔离，本身为自隔离；在集成结构中无需隔离，本身为自隔离； MOSFET 无需采用扩散电阻，本身可作为负载电阻；无需采用扩散电阻，本身可作为负载电阻； MOSFET 无需采用扩散结形成电容，栅极本身便具无需采用扩散结形成电容，栅极本身便具 有一定电容值；有一定电容值； MOSFET 构成的电路比双极型简单；构成的电路比双极型简单； MOSFET 本身功耗低，密集在一起不会引起过热；本身功耗低，密集在一起不会引起过热； MOSFET 本身占用面积极少。本身占用面积极少。 集成度高集成度高
