1、数字电路复习题（注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。）1、逻辑电路可以分为 组合逻辑电路 电路和 时序逻辑电路 电路。2、数字电路的基本单元电路是 门电路 和 触发器 。3、数字电路的分析工具是 逻辑代数（布尔代数） 。4、（50.375）10 = （110010.011）2 = （32.6）16 5、3F4H = （10010 ）8421BCD6、数字电路中的最基本的逻辑运算有 与 、 或 、 非 。7、逻辑真值表是表示数字电路 输入和输出 之间逻辑关系的表格。8、正逻辑的与门等效于负逻辑的 或门 。9、表示逻辑函数的4种方法是 真值表 、 表达式、
2、 卡诺图 、 逻辑电路图 。其中形式惟一的是 真值表 。10、对于变量的一组取值，全体最小项之和为 1 。11、对于任意一个最小项，只有一组变量的取值使其值为 1 ，而在变量取其他各组值时这个最小项的取值都是 0 。12、对于变量的任一组取值，任意两个最小项之积为0。13、与最小项ABC相邻的最小项有、。14、组合逻辑电路的特点是 输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件） 。15、按电路的功能分，触发器可以分为 RS 、 JK 、 D 、 T 、 T。16、时序电路可分为 同步时序逻辑电路 和 异步时序逻辑电路
3、两种工作方式。17、描述时序电路逻辑功能的方法有逻辑方程组（含 驱动方程 、 输出方程 、 状态方程 ）、 状态图 、 状态表 、 时序图 。18、（251）10 =（）2 =（FB）16 19、全体最小项之和为 1 。20、按照使用功能来分，半导体存储器可分为 RAM 和 ROM 。21、RAM可分为 动态RAM 和 静态RAM 。22、存储器以 字 为单位组织内部结构，1个字含有 若干 个存储单元。1个字中所含的位数（即存储单元的个数）称为字长。字数与字长的乘积表示存储器的 容量 。字数决定 存储器的地址线的颗数 ，字长决定 存储器的数据线的颗数 。1、用公式化简下列逻辑函数（1）、=A+
4、B（2）、=1（3）、=（4）、=AD（5）、=A+CD（6）、=1（7）、*=A+B+C（8）、=1（9）、*=（10）、=（11）、=（12）、=A（13）、=C+AB（14）、=A+CD（15）、=BC+2、用卡诺图化简（略）：（1）、Y（A，B，C）=m(0,2,4,7)(2)、Y(A,B,C)=m(1,3,4,5,7)(3)、Y(A,B,C,D)=m(2,6,7,8,9,10,11,13,14,15)(4)、Y(A,B,C,D)=m(1,5,6,7,11,12,13,15)(5)、(6)、(7)、Y（A,B,C）=m(0,1,2,3,4)+d(5,7)(8)、Y(A,B,C,D)=m
5、(2,3,5,7,8,9)+d(10,11,12,13,14,15)（9）、（10）、（11）、3、设：，。已知A、B的波形如图题1-5所示。试画出Y1、Y2、Y3对应A、B的波形。图题1-5解：4、已知真值表如表题1-6（a）、(b)，试写出对应的逻辑表达式。表题1-6（a）表题1-6(b)ABCYABCDY0000010100111001011101110110100100000001001000110100010101100111100010011010101111001101111011110000000100110111解：1-6（a）1-6 （b）5、 试用74LS151实现逻辑函
6、数：解：（1）而74151的输出表达式为： （2）比较（1）和（2）知：只要令，其余的为0，则74151的输出端的表达式就是要求的逻辑函数：Y=A+BC6、 用74138实现逻辑函数：Y=A+BC解：所以，电路如下图所示：7、写出如图所示电路对应的真值表解：ABCYZ0000000100010100110110001101001101111111 8、设某车间有4台电动机ABCD，要求：（1） A必须开机。（2） 其他三台中至少有两台开机如果不满足上述条件，则指示灯熄灭。试写出指示灯亮的逻辑表达式，并用与非门实现。设指示灯亮为1，电动机开为1。解：根据题意可得到如下的真值表ABCDL10000
7、10010101001011111000110111110111111由真值表可得到如下的卡诺图：由卡诺图可得：由真值表可知，A=1。所以最终的表达式为：L = A（BD+CD+BC）= ABD+ACD+ABC经过恒等变形得：由表达式可得到如图所示的电路图9、举重比赛有3个裁判员A、B、C，另外有一个主裁判D。A、B、C裁判认为合格时为一票，D裁判认为合格时为2票。多数通过时输出F=1，试用与非门设计多数通过的表决电路。解：根据题意可得到如下的真值表：ABCDF 000000001000100001110100001011011000111110000100111010010111110001
8、10101110111111 由真值表可得如下卡诺图：所以，表达式如下：将表达式进行恒等变换得：逻辑电路图如下：10、 已知下降沿有效的JK触发器CP、J、K及异步置1端、异步置0端的波形如图题4-4所示，试画出Q的波形（设Q的初态为0）。图题4-4解：11、 设图题4-11中的触发器的初态均为0，试画出对应A、B的X、Y的波形。解 图题4-1112、触发器电路如图所示，试画出Q的波形Q解：由图可知，J = A+B ，K = A 。先画出A+B的波形，再画Q的波形。波形如下：13、试画出用10244位的RAM扩展成40964位的RAM接线示意图。解：需要4片10244的RAM，因为是字数的扩展
9、，所以，需要增加2颗地址线，经过译码后分别选中4片中的一片，具体电路如下：14、试分析如图所示时序电路，要求列出状态表，画出状态图，并说出它的逻辑功能。解：（1）写方程由图可知：CP0=CP1=CP（2）由状态方程可得如下的状态表和状态图0001011010001100（3）由状态图可知，该逻辑电路是一个具有自启动功能的同步三进制加法计数器。15、请用负跳沿JK触发器设计一个同步五进制减法计数器。解：原始状态图如下：编码后的状态图如下：由状态图可得到如下的状态表：由状态表可得到驱动方程和输出方程：输出方程：驱动方程：所以，可得到如下电路图：验证能否自启动（略）16、用74161设计一个五进制计数器解：可利用异步清零方式或置数方式来实现，下面用置数方式来实现。由74161的功能表可知，它是同步置数。要构成5进制计数器，应该保留0000-0100五个状态，舍掉0101-1111十一个状态，利用与非门对第五个状态0100译码，产生置数信号0并送至LD端，置数的数据为0000。这样在下一个时钟脉冲正跳沿到达时，计数器置入0000状态，使计数器按五进制计数。具体电路如下：
