1、 Decoder can be used as minterm or maxterm generators.6.4 Decoders（译码器）（译码器）用译码器和逻辑门实现逻辑函数用译码器和逻辑门实现逻辑函数F=(X,Y,Z)(0,3,6,7)=(X,Y,Z)(1,2,4,5)对于二进制译码器：对于二进制译码器：Yi=EN mi 当使能端有效时，当使能端有效时，Yi=mi对低电平有效输出：对低电平有效输出：Yi_L=Yi 当使能端有效时，当使能端有效时，Yi_L=mi=MiABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138用译码器和逻辑门实现逻辑函数用译码器和逻辑门实现逻辑函数
2、ZYXABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138F+5VF=(X,Y,Z)(0,3,6,7)当使能端有效时当使能端有效时Yi=mi用译码器和逻辑门实现逻辑函数用译码器和逻辑门实现逻辑函数ZYXABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138+5VFF=(X,Y,Z)(0,3,6,7)=M1 M2 M4 M5=m1 m2 m4 m5F=(X,Y,Z)(1,2,4,5)ZYXABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138+5VF哪一个更快？哪一个更快？Decoder can be used as minterm or maxterm g
3、enerators.74x138 3-to-8 decoder multiple 3-to-8 decoders can be cascaded to form 4-to-16 or even large decoders.6.4 Decoders（译码器）（译码器）N0N1N2N3EN_L+5VD0_LD7_LD8_LD15_LDesign of a 4-to-16 decoder using 74X138sDesign of a 4-to-16 decoder using 74X138s思路：思路：1616个输出需要个输出需要 片片74x13874x138？Y0Y7ABCG1G2AG2BY
4、0Y7ABCG1G2AG2BU1U2 任何时刻只有任何时刻只有一片在工作。一片在工作。4 4个输入中，个输入中，哪些位控制片选哪些位控制片选哪些位控制输入哪些位控制输入思考：用思考：用74x13874x138设计设计 5 5-32 译码器译码器3232个输出需要多少片个输出需要多少片74x13874x138？控制任何时刻只有一片工作控制任何时刻只有一片工作 利用使能端利用使能端5 5个输入的低个输入的低3 3位控制输入位控制输入5 5个输入的高个输入的高2 2位控制片选位控制片选 利用利用 2 2-4 译码器译码器P.391 Fig.637P.391 Fig.637Decimal decode
5、rsinputinput：BCD codeBCD codeoutputoutput：1-out-of-10 code1-out-of-10 codeY0Y9I0I1I2I3多余的多余的6 6个状态如何处理？个状态如何处理？输出均无效：拒绝输出均无效：拒绝“翻译翻译”作为任意项处理作为任意项处理 电路内部结构简单电路内部结构简单0 0 0 0 0 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 1 1 1 1 1 1 1 1 11 0
6、1 1 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1I3 I2 I1 I001234567
7、89Y0_L Y9_L伪伪码码Dont care termsSeven-segment display（七段显示器）abcdefg dp公共阴极公共阴极abcdefgdp常用的有：常用的有：半导体数码管（半导体数码管（LEDLED）液晶数码管（液晶数码管（LCDLCD）公共阳极公共阳极abcdefg dpCommon cathode seven-segment LED display segment be turned on by high level 1.Common anode seven-segment LED display segment be turned on by low le
8、vel 0.00110000110BCD to seven-segment Decoder 00111111001BCD to seven-segment Decoder abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e BCD to seven-segment Decoder 输入信号：输入信号：BCD码（用码（用A3A2A1A0表示）表示）输出：七段码（驱动信号输出：七段码（驱动信号a g）共阴接法：共阴接法：1 表示亮，表示亮，0 表示灭表示灭abcdefg111111011011010011111BCD to sev
9、en-segment Decoder 0 0 0 0 0 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 1A3 A2 A1 A0a b c d e f g01234567891011
10、12131415任任 意意 项项Truth table6.5 Encoder（编码器）（编码器）Binary Binary encoderencoderA0A1A2I0I1I71 0 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 0 10 0 1 0 0 0 0 0 0 1 00 0 0 1 0 0 0 0 0 1 10 0 0 0 1 0 0 0 1 0 00 0 0 0 0 1 0 0 1 0 10 0 0 0 0 0 1 0 1 1 00 0 0 0 0 0 0 1 1 1 1I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0Truth table
11、for a 8-3 binary encoder2ninputn outputsA0=I1+I3+I5+I7A1=I2+I3+I6+I7A2=I4+I5+I6+I7前提：任何时刻有且只前提：任何时刻有且只有一个输入端有效。有一个输入端有效。问题问题2：当某时刻出：当某时刻出现多个输入有效？现多个输入有效？优先级（优先级（prioritypriority）1 0 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 0 10 0 1 0 0 0 0 0 0 1 00 0 0 1 0 0 0 0 0 1 10 0 0 0 1 0 0 0 1 0 00 0 0 0 0 1 0 0 1
12、 0 10 0 0 0 0 0 1 0 1 1 00 0 0 0 0 0 0 1 1 1 1I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0Truth table for a 8-3 binary encoder问题问题1：当某时刻无：当某时刻无输入有效？输入有效？6.5 Encoder（编码器）（编码器）Priority encoders（优先编码器）（优先编码器）A2A1A0IDLEI7I6I5I4I3I2I1I0将将 I0I7 转换为转换为 H0H7，保证任何时刻只有一个有效保证任何时刻只有一个有效H7=I7H6=I6 I7H5=I5 I6 I7H0=I0 I1 I2 I
13、6 I7A2=H4+H5+H6+H7A1=H2+H3+H6+H7A0=H1+H3+H5+H7数大优先数大优先 如果没有输入有效，则如果没有输入有效，则 IDLE 为为1 IDLE=I0 I1 I6 I7Typical encoder6.5 Encoder（编码器）（编码器）74x148 8-line to 3-line priority encoder Ex:It can be used to identify an event and assign and transmit a code to the control unit based on some priority.Connect t
14、he devices to the inputs according to priority.Device with higher priority connects to the higher bit input port.6.5 Encoder（编码器）（编码器）输输入入输输出出使能输出，用于级联使能输出，用于级联EO组选通输出组选通输出GSEI_L有效有效没有输入请求没有输入请求EO_L有效有效使能输入使能输入EIEI_L有效有效有输入请求有输入请求GS_L有效有效 优先编码器优先编码器74x148的逻辑功能表的逻辑功能表 输 入输 出 EI_LI0_LI1_LI2_LI3_LI4_LI
15、5_LI6_LI7_LA2_LA1_LA0_LGS_LEO_L11111101111111111110000000100100101001101001001110110100111110001001111110101001111111100100111111111101EI_L=1，电路不工作，电路不工作，GS_L=EO_L=1，A2 A1 A0=111 EI_L=0，电路工作，无有效低电平输入，电路工作，无有效低电平输入，A2 A1 A0=111，GS_L=1，EO_L=0；EI_L=0，电路工作，输入，电路工作，输入07分别有低电平输入时，分别有低电平输入时，A2 A1 A0为为07的编码
16、输出，的编码输出，GS_L=0，EO_L=1。A2A1A0GSEOEII7I0A2A1A0GSEOEII7I0Q15_LQ8_LQ7_LQ0_LY0Y1Y2Y3GS2 2个个74x14874x148级联为级联为16164 4优先编码器优先编码器132325 5优先编码器优先编码器需需_片片74x148输入接法？输入接法？输出：输出：5位位 输入：由输入：由8 86464，需需8 8片片74x14874x148 每片优先级不同（怎样实现？）每片优先级不同（怎样实现？）保证高位无输入时，次高位才工作保证高位无输入时，次高位才工作 高位芯片的高位芯片的EOEO端接次高位芯片的端接次高位芯片的EIEI
17、端端用用8-38-3优先编码器优先编码器74x14874x148级联为级联为64-664-6优先编码器优先编码器A2A1A0GSEOEII7I0片间优先级的编码片间优先级的编码 利用第利用第9 9片片74x14874x148 每片的每片的GSGS端接到第端接到第9 9片的输入端片的输入端 第第9 9片的输出作为高片的输出作为高3 3位（位（RA5RA5RA3RA3）输出低电平有效输出低电平有效片内优先级片内优先级片间优先级片间优先级 输出：输出：6 6位位低低3 3位位高高3 3位位8 8片输出片输出A2A2A0A0通过与门作为通过与门作为最终输出的低最终输出的低3 3位位RA2RA2RA0R
18、A0数据流动的控制：数字电路中的门控开关数据流动的控制：数字电路中的门控开关单端控制：单端控制：采用门电路的一个输入端控制其他输入端与输出采用门电路的一个输入端控制其他输入端与输出的联系；的联系；与门：与门：采用采用0阻断信号传输，采用阻断信号传输，采用1让信号通过；让信号通过；或门：或门：采用采用1阻断信号传输，采用阻断信号传输，采用0让信号通过；让信号通过；三态门：三态门：采用采用EN端控制信号传输端控制信号传输6.6 Three-State Devices（三态器件）Three-state buffer(three-state driver)ABCG1G2AG2BY0Y1Y2Y3Y4Y5
19、Y6Y774x138EN1EN2_LEN3_LSSRC0SSRC1SSRC2fightingfighting（冲突冲突）利用使能端进行时序控制利用使能端进行时序控制Three-state devices allow multiple sources to share a single“party line”Typical three-state devices are designed so that they go into the Hi-Z state faster than they come out of the Hi-Z state.P0P1P7SDATAEN1EN2_L,EN3_L
20、max(tpLZmax,tpHZmax)min(tpZLmin,tpZHmin)SSRC2:001237SDATAP0P1P2P3P7Dead time（截止时间）（截止时间）74x541：octal noninverting three-state buffer.Two active-low enable inputs.standard MSI Three-State Buffersstandard MSI Three-State BuffersA1A8G1G2Y0Y774x541A1A8G1G2Y0Y774x541DB0:7数据总线（数据总线（Data Bus Data Bus）的表示法）的表示法A1B1DIRBus transceiver:data can be transferred in either direction.p.422 Fig6-56DIRG_Lp.422 Fig6-56Bidirectional buses and transceiver operation作作 业业 6.20 6.21 6.38 6.52 6.53
