在Adding Source Files界面图6.5 新建工程的源文件窗口图6.6 新建文件窗口 IP核生成向导核生成向导实现约束文件实现约束文件 原理图原理图状态图状态图 仿真波形平台仿真波形平台 Verilog模块模块Verilog测试模块测试模块 VHDL模块模块VHDL库库VHDL包包VHDL测试模块测试模块 在线逻辑分析仪在线逻辑分析仪嵌入式处理嵌入式处理 新建文件向导窗口图6.8 ISE的文件编辑器界面 图6.9 IP选择界面图6.10 分布式IP核产生器设置界面图6.12 核生成器-分布式存储器生成器定制GUI界面
1，本文（《数字电路与EDA设计》课件第6章 基于HDL的设计输入.ppt）为本站会员（momomo）主动上传，163文库仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。2,用户下载本文档，所消耗的文币（积分）将全额增加到上传者的账号。3, 若此文所含内容侵犯了您的版权或隐私，请立即通知163文库（发送邮件至3464097650@qq.com或直接QQ联系客服），我们立即给予删除！
侵权处理QQ：3464097650--上传资料QQ：3464097650
【声明】本站为“文档C2C交易模式”，即用户上传的文档直接卖给（下载）用户，本站只是网络空间服务平台，本站所有原创文档下载所得归上传人所有，如您发现上传作品侵犯了您的版权，请立刻联系我们并提供证据，我们将在3个工作日内予以改正。
