图9.5 INPUT JITTER约束值图9.7 OFFSET IN约束图9.12 PlanAhead欢迎界面图图9.13 PlanAhead界面界面 工作区域显示了所选择的约束报告，在这份报告的上方，会发现选定的约束和经过映射工具后的获得的最小周期。默认情况下，只有对三条路径时间约束显示，选择其中一个路由可以看到一个包含的器件和路由的极限延迟。图9.18 布局布线后的报告图9.24 在PlanAhead中查看时序路径图9.27 波形显示窗口 1、右击waveform窗口所需的信号，按照需要选择长名或者缩略名。如图9.30所示，拉伸波形第一列以便清楚地查看信号。
1，本文（《数字电路与EDA设计》课件第9章 设计实现和时序仿真.ppt）为本站会员（momomo）主动上传，163文库仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。2,用户下载本文档，所消耗的文币（积分）将全额增加到上传者的账号。3, 若此文所含内容侵犯了您的版权或隐私，请立即通知163文库（发送邮件至3464097650@qq.com或直接QQ联系客服），我们立即给予删除！
侵权处理QQ：3464097650--上传资料QQ：3464097650
【声明】本站为“文档C2C交易模式”，即用户上传的文档直接卖给（下载）用户，本站只是网络空间服务平台，本站所有原创文档下载所得归上传人所有，如您发现上传作品侵犯了您的版权，请立刻联系我们并提供证据，我们将在3个工作日内予以改正。
