1、第 1 页 共 5 页姓 名 ：报 考 专 业 ：准 考 证 号 码 ：- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 密封线内不要写题- - - - - - - - - - - - - - - - - - - - - - - - - - - -2012017 7 年攻读硕士学位研究生入学考试试题年攻读硕士学位研究生入学考试试题科目名称：电子技术基础（数电） （A 卷B 卷）科目代码：806考试时间：3 小时满分 150 分注意：所有答题内容必须写在答题纸上，写在试题或草稿纸上的一律无效；考完后试题随答
2、题纸交回。一、一、概念填空题概念填空题（1- -8 小题小题，每空每空 1 分，共分，共 15 分）分）1、数码转换： （37.52）D=B=BCD82421=余 3 码。2、逻辑函数DCBAF的反函数F=。3、在 CMOS 逻辑门中，输入高电平的噪声容限 VNH=，输入低电平的噪声容限 VNL=。4、计算逻辑 Y=11010=。5、TTL 与非门实现输出线与应采用门。6、D 触发器的特性方程为：。7、三态门的三种输出状态是、和。8、CMOS 门的动态总功耗由两部分组成，其中输出状态转换的瞬间功耗PT=，容性负载瞬间功耗 PL=，总动态功耗 PD=。二二、判断对错判断对错（对的打对的打“” ，
3、错的打错的打“X X” ：1-51-5 小题小题，每题每题 1 分分，共共 5 分分）1、一个触发器有两个稳定状态，能够存储两位二进制数。 （）2、OC 门能够实现总线传输应用。 （）3、三态门能实现输出“线与” 。 （）4、CMOS 逻辑门的内部是由 PMOS 和 NMOS 两种场效应管组成。 （）5、由与非门组成的基本 RS 触发器的约束条件是 RS=1。 （）三、三、单项选择单项选择题题（1-10 小题小题，每题每题 1 分，共分，共 10 分）分）1、函数 F(A,B,C)=AB+BC 的最小项表达式为：_。A. F(A,B,C)=m（3,6,7）B. F(A,B,C)=m（0,2,3
4、,4）C. F(A,B,C)=m（3,5,6,7）D. F(A,B,C)=m（2,4,6,7）2、下列几种 TTL 电路中，实现总线传输应采用_。A.与非门B.异或门C.OC 门D.三态门3、对 CMOS 与非门电路，其多余输入端正确的处理方法是_。A.通过大电阻接地（1.5K） 。B.通过小电阻接地（1K）C.悬空。D.通过电阻接 VDD。4、与函数式BCBAAF)(相等的表达式为_。A.BAB.BAC.BCAD.A+BC5、如下电路中哪个电路不是时序电路_。A.计数器B.寄存器C.译码器D.触发器第 2 页 共 5 页6、OC 门输出时，其输出端要接_。A下拉电阻B.上拉电阻C.直接接电源
5、D. 直接接地7、将方波脉冲的周期扩展 10 倍，可采用已知A.10 级施密特触发器B.10 位二进制计数器C.十进制计数器D.10 个多谐振荡器8、已知 CMOS 逻辑门供电电压为 VDD，则其门槛电压为：_。A.2VDDB.3VDDC.32VDDD.VDD9、四个触发器组成的计数器最多有_个有效状态。A.4B.6C.8D.1610、已知四位左移寄存器，当预先置入 1011 后，其串行输入固定接 0，在四个移位脉冲 CLK 作用下，四位数据的移位过程是_。A.1011-0110-1100-1000-0000B.1011-0101-0010-0001-0000C.1011-1100-1101-
6、1110-1111D.1011-1010-1001-1000-0111四、四、基本计算题（共基本计算题（共 2020 分）分）1、用代数法化简下列逻辑式（共 2 题，每题 5 分）(1)EFBEFBABDCAABDAADY(2)CDBADCBAABDDBADABF2、用卡诺图化简下列表达式（共 2 题，每题 5 分）（1）DCBAABDDCBBAF1(2)15,11, 7 , 5 , 3 , 1 ()13,10, 9 , 6 , 4 , 2 , 0(2dmF五、组合逻辑设计题（共 28 分）1.（本题 14 分）有一火灾报警系统，设有烟感、温感和紫外光感（A、B、C）三种不同类型的火灾探测器。
7、为了防止误报警，只有当其中有两种或两种类型以上的探测器发出火灾探测信号时，报警系统发出报警信号 Y，试设计产生报警信号的逻辑电路。要求：（1）列出真值表； （5 分）（2）写出输出函数的最简与非与非式； （5 分）（3）画出用与非与非逻辑门实现的逻辑电路图。 （4 分）2.（本题 14 分）试用 74HC151（图 1）设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯（A、B、C）只有一个亮，否则视为故障状态，发出报警信号 Y。（1）试列出真值表； （5 分）（2）写出表达式； （5 分）（3）画出逻辑电路图。 （4 分）图 1第 3 页 共 5 页六、组合逻辑电路分析题（共
8、六、组合逻辑电路分析题（共 2424 分）分）1、 （本题 12 分）试分析图 2 所示电路的逻辑功能，要求：（1）写出表达式并简化； （4 分）（2）列出真值表； （4 分）（3）说明逻辑功能。 （4 分）图 22、（本题 12 分） 3 线-8 线译码器 74LS138 构成的电路如图 3 所示，ABC、 、为输入变量。（1）试写出输出函数Y的最简与-或表达式;(4 分)（2）列出真值表;（4 分）（3）描述此电路的逻辑功能。 （4 分）七、综合分析设计题（共七、综合分析设计题（共 4848 分）分）1、 （本题 12 分）分析题图 4 所示电路，设电路的 Q1Q2 初始状态为 00，写出
9、激励方程组、状态方程组，画出在 3 个时钟 CP 作用下 Q1，Q2 和 Z 的时序图。图 4 Z2 Z3 S B A Z1 C & & & & 1 图 3+5VBCA5Y1Y2Y3Y4Y6Y0Y7Y1A2A0A2BS2AS1S74LS138Y第 4 页 共 5 页2、（本题 12 分）4 位二进制计数器 74LS161 的逻辑符号如图 5 所示。请用74LS161 用两种方案实现 7 进制计数器，分别设计电路图。（1）用异步反馈清零法；(6 分)（2）用同步反馈置数法。 （6 分）3、 （本题 12 分）74LS293 型计数器的逻辑图、引脚图及功能表如图 6 所示。有两个时钟输入端 CP0
10、 和 CP1。（1） 从CP0 输入 CLK， Q0 是几进制计数器 （4 分） ？（2）从CP1 输入 CLK，Q3Q2Q1 是几进制计数器（4 分）？ (3)将 Q0 接 CP1，从CP0 输入 CLK，Q3Q2Q1Q0 是几进制计数器（4 分）？图 6图 5CR第 5 页 共 5 页4、 （本题 12 分）如图 7a 是一单脉冲输出电路。（1）写出电路的输出方程和 Q1Q2 的状态方程（6 分）（2）试用一片 74LS112 型双下降沿 JK 触发器（引脚排列如图 7b 所示）和一片 74LS00 型四 2 输入与非门（引脚排列如图 7c 所示）连接该电路，画出接线图。 （6 分）图 7a图 7b图 7c
