1、模块模块8 8 时序逻辑电路时序逻辑电路 电子技术基础与技能电子技术基础与技能下一页 课题课题1 1 寄存器寄存器 课题课题2 2 计数器计数器目录目录下一页上一页返回任务导入任务导入 下一页 返回 在许许多场场合需要测测量旋转转部件的转转速，如电电机转转速、机动车车动车车速等，转转速多以十进进制数数制显显示。下图图所示是测测量电动电动机转转速的数数字转转速测测量系统统示意图图。 图图 数字转速测量系统示意图数字转速测量系统示意图 上一页任务导入任务导入返回上一页 下一页 电电机每转转一周，光线线透过圆盘过圆盘上的小孔照射光电电元件一次，光电电元件产产生一个电个电脉冲。光电电元件每秒发发出的脉
2、冲个数个数就是电电机的转转速。光电电元件产产生的电电脉冲信号较号较弱，且不够规则够规则，必须须放大、整形后，才能作为计数为计数器的计数计数脉冲。脉冲发发生器产产生一个个脉冲宽宽度为为1 1秒的矩形脉冲，去控制门电门电路，让让“门门”打开开1 1秒钟钟。在这这1 1秒钟内钟内，来来自整形电电路的脉冲可以经过门电经过门电路进进入计数计数器。根据转转速范围围，采用4 4位十进进制计数计数器，计数计数器以84218421码输码输出，经过译码经过译码器后，再接数数字显显示器，显显示电电机转转速。本任务务中数数据存储储和计数计数的问题问题就需要用时时序逻辑电逻辑电路的相关关知识来识来解决决。 课题课题1
3、1 寄存器寄存器了解寄存器的功能、基本构构成和常见类见类型。了解典型集成移位寄存器的应应用。 下一页上一页返回课题课题1 1 寄存器寄存器 一、认识认识“寄存器”家族 能够暂存数码（或指令代码）的数字部件称为寄存器。寄能够暂存数码（或指令代码）的数字部件称为寄存器。寄存器根据功能可分为存器根据功能可分为数码寄存器数码寄存器和和移位寄存器移位寄存器两大类。两大类。 1. 1. 数码数码寄存器 具有接收数码和清除原有数码功能的寄存器称为数码寄存具有接收数码和清除原有数码功能的寄存器称为数码寄存器。下图所示为由器。下图所示为由D触发器组成的触发器组成的4位数码寄存器。在存数指令位数码寄存器。在存数指
4、令（CP脉冲上升沿）的作用下，可将预先加在各脉冲上升沿）的作用下，可将预先加在各D触发器输入端触发器输入端的数码，存入相应的触发器中，并可从各触发器的的数码，存入相应的触发器中，并可从各触发器的Q端同时输端同时输出，所以称其为并行输入、并行输出的寄存器。出，所以称其为并行输入、并行输出的寄存器。 下一页上一页返回课题课题1 1 寄存器寄存器下一页上一页返回图图 4 4位数码寄存器位数码寄存器 课题课题1 1 寄存器寄存器返回上一页 下一页数码数码寄存器的特点是（1）在存入新数码时能将寄存器中的原始数码自动清除，即只需）在存入新数码时能将寄存器中的原始数码自动清除，即只需要输入一个接收脉冲，就可
5、将数码存入寄存器中要输入一个接收脉冲，就可将数码存入寄存器中单拍接收方式单拍接收方式的寄存器。的寄存器。（2）在接收数码时，各位数码同时输入，而各位输出的数码也同）在接收数码时，各位数码同时输入，而各位输出的数码也同时取出，即并行输入、并行输出的寄存器。时取出，即并行输入、并行输出的寄存器。（3）在寄存数据之前，应在）在寄存数据之前，应在RD端输入负脉冲清零，使各触发器均端输入负脉冲清零，使各触发器均清零。清零。 课题课题1 1 寄存器寄存器 下一页上一页返回2 2移位寄存器 电子计算机在进行算术运算和逻辑运算时，常需将某些数码电子计算机在进行算术运算和逻辑运算时，常需将某些数码向左或向右移位
6、，这种具有存放数码和使数码具有左右移位功能向左或向右移位，这种具有存放数码和使数码具有左右移位功能的电路称为移位寄存器。移位寄存器分为的电路称为移位寄存器。移位寄存器分为单向移位寄存器单向移位寄存器和和双向双向移位寄存器移位寄存器。 Q（1 1）单单向移位寄存器 由由D触发器构成的触发器构成的4位右移寄存器如下图所示。位右移寄存器如下图所示。CR为异步清为异步清零端。左边触发器的输出接至相邻右边触发器的输入端零端。左边触发器的输出接至相邻右边触发器的输入端D，输入数，输入数据由最左边触发器据由最左边触发器FF0的输入端的输入端D0接入。接入。课题课题1 1 寄存器寄存器下一页上一页返回表表 右
7、向移位寄存器的状态表右向移位寄存器的状态表 移 位 寄 存 器 中 的 数 码 移位脉冲CP 输入数据 Q0 Q1 Q2 Q3 0 1 2 3 4 1 0 1 1 0 1 0 1 1 0 0 1 0 1 0 0 0 1 0 0 0 0 0 1 课题课题1 1 寄存器寄存器下一页上一页返回S 从表中可以看出，当过来四个位移脉冲从表中可以看出，当过来四个位移脉冲CP后，数码后，数码1011就由端就由端Q3Q2Q1Q0并行输出，如果想得到串行输出信号，则只需要再输入并行输出，如果想得到串行输出信号，则只需要再输入4个脉冲，这时个脉冲，这时1011便由便由Q3端一次输出。端一次输出。 图图 D D触发
8、器组成的触发器组成的4 4位右移寄存器位右移寄存器 课题课题1 1 寄存器寄存器下一页上一页返回（2）双向移位寄存器 若将右移移位寄存器和左移移位寄存器组合在一起，在控制电路的控制下，就构成双向移位寄存器。 图 8-1-3 所示为 4 位双向移位寄存器 74LS194 的逻辑符号及外引线功能图。 图中CR为置零端，3D0D为并行数码输入端，3Q0Q为并行数码输出端；DSR为右移串行数码输入端，DSL为左移串行数码输入端；1M和0M为工作方式控制端。74LS194 的功能如表8-1-2 所示。 课题课题1 1 寄存器寄存器下一页上一页返回表表 74LS194功能表功能表 CR输入变量输出变量说明
9、M1M0CPDSLDSRD0D1D2D3Q0Q1Q2Q300000置010保 持111d0d1d2d3d0d1d2d3并行置数10111Q0Q1Q2右移输入110100Q0Q1Q2右移输入01101Q1Q2Q31左移输入11100Q1Q2Q30左移输入0100保 持CR课题课题1 1 寄存器寄存器返回上一页 下一页 （1）置 0 功能。CR=0 时，寄存器置 0。3Q0Q均为 0 状态。 （2）保持功能。CR=1 且 CP=0；或CR=1 且 M1M0=00 时，寄存器保持原态不变。 （3） 并行置数功能。CR=1 且 M1M0=11 时， 在 CP 上升沿作用下，3D0D端输入的数码 d3d
10、0并行送入寄存器，是同步并行置数。 （4）右移串行送数功能。CR=1 且 M1M0=01 时，在 CP 上升沿作用下，执行右移功能，DSR端输入的数码依次送入寄存器。 （5）左移串行送数功能。CR=1 且 M1M0=10 时，在 CP 上升沿作用下，执行左移功能，DSL端输入的数码依次送入寄存器。 功能说说明课题课题1 1 寄存器寄存器下一页上一页返回图图 74LS19474LS194的逻辑功能示意图的逻辑功能示意图 课题课题1 1 寄存器寄存器下一页上一页返回二、集成移位寄存器的应应用1 1环环形计数计数器 环形计数器是将单向移位寄存器的串行输入端和串行输出端相连，环形计数器是将单向移位寄存
11、器的串行输入端和串行输出端相连，构成一个闭合的环。构成一个闭合的环。 环形计数器逻辑图环形计数器逻辑图 课题课题1 1 寄存器寄存器上一页返回Q下一页结构特点：01DQnn，即将 FFn-1的输出 Qn-1接到 FF0的输入端 D0。 工作原理：根据起始状态设置的不同，在输入计数脉冲 CP 的作用下，环形计数器的有效状态可以循环移位一个 1，也可以循环移位一个 0。即当连续输入 CP 脉冲时，环形计数器中各个触发器的 Q 端或Q端，将轮流地出现矩形脉冲。 实现环形计数器时，必须设置适当的初态，且输出 Q3Q2Q1Q0端初始状态不能完全一致（即不能全为“1”或“0” ） ，这样电路才能实现计数，
12、 环形计数器的进制数 N 与移位寄存器内的触发器个数 n 相等，即 N=n。图 8-1-5 所示为能自启动的 4 位环形计数器，其逻辑状态如图 8-1-6 所示。 课题课题1 1 寄存器寄存器返回下一页上一页自启动自启动4 4位环形计数器逻辑图位环形计数器逻辑图 课题课题1 1 寄存器寄存器返回上一页 下一页2 2扭环扭环形计数计数器 扭环形计数器是将单向移位寄存器的串行输入端和串行反相输出扭环形计数器是将单向移位寄存器的串行输入端和串行反相输出端相连，构成一个闭合的环。端相连，构成一个闭合的环。 4 4位环形计数器状态图位环形计数器状态图 课题课题1 1 寄存器寄存器上一页 下一页 返回扭环
13、形计数器逻辑图扭环形计数器逻辑图 下一页 返回课题课题1 1 寄存器寄存器上一页扭环形计数状态图扭环形计数状态图 课题课题1 1 寄存器寄存器下一页上一页返回3.3.能自启动启动的4 4位扭环扭环形计数计数器 4 4位扭环形计数器逻辑图位扭环形计数器逻辑图 课题课题1 1 寄存器寄存器下一页上一页返回4 4位扭环形计数器状态图位扭环形计数器状态图 了解计数计数器的功能及计数计数器的类类型。掌握二进进制、十进进制等经经典型集成计数计数器的外特性及应应用。 课题课题2 2 计数器计数器下一页上一页返回课题课题2 2 计数器计数器下一页上一页返回一、认识认识“计数计数器”家族 能累计输入脉冲个数的时
14、序部件叫计数器。计数器不仅能用于能累计输入脉冲个数的时序部件叫计数器。计数器不仅能用于计数，还可用于定时、分频和程序控制等。计数，还可用于定时、分频和程序控制等。（1）按）按CP脉冲输入方式，计数器分为脉冲输入方式，计数器分为同步计数器同步计数器和和异步计数器异步计数器两两种。种。（2）按计数增减趋势，计数器分为）按计数增减趋势，计数器分为加法计数器加法计数器、减法计数器减法计数器和和可逆可逆计数器计数器三种。三种。（3）按数制分为）按数制分为二进制计数器二进制计数器和和非二进制计数器非二进制计数器两类。两类。 返回上一页 下一页课题课题2 2 计数器计数器1 1二进进制加法计数计数器(1)异
15、步二进制加法计数器异步二进制加法计数器 所谓异步计数器是指计数脉冲并不引到所有触发器的时钟脉冲输入端，所谓异步计数器是指计数脉冲并不引到所有触发器的时钟脉冲输入端，有的触发器的时钟脉冲输入端是其他触发器的输出，因此，触发器不是有的触发器的时钟脉冲输入端是其他触发器的输出，因此，触发器不是同时动作。同时动作。 下图所示为三位二进制加法计数器的逻辑图。下图所示为三位二进制加法计数器的逻辑图。 课题课题2 2 计数器计数器下一页上一页返回三位二进制加法计数器三位二进制加法计数器 课题课题2 2 计数器计数器上一页返回下一页 从逻辑图可以看出，CP 脉冲从低位触发器0FF的时钟脉冲端输入，0FF在每个
16、计数脉冲的下降沿翻转，触发器0FF的输出0Q接到1FF的 CP 端，1FF在0Q由 1 变为 0 时翻转。 同理，2FF在1Q由 1 变为 0 时翻转，按照计数器翻转规律，可得出它的工作波形图（见图 8-2-1 (b)）和状态转换表（见表 8-2-1） 。 课题课题2 2 计数器计数器上一页返回 下一页表表 三位二进制加法计数器状态表三位二进制加法计数器状态表 2Q1Q0Q输入cp脉冲个数输出二进制数0000100120103011410051016110711180002Q1Q0Q课题课题2 2 计数器计数器上一页返回 下一页(2)同步二进制加法计数器同步二进制加法计数器 所谓同步计数器是指
17、计数脉冲引到所有触发器的时钟脉冲输入端，所谓同步计数器是指计数脉冲引到所有触发器的时钟脉冲输入端，使应翻转的触发器在外接的使应翻转的触发器在外接的CP脉冲作用下同时翻转，大大减少了进脉冲作用下同时翻转，大大减少了进位时间，计数速度快。位时间，计数速度快。 下图所示为四位二进制同步加法计数器的逻辑图。下图所示为四位二进制同步加法计数器的逻辑图。 课题课题2 2 计数器计数器上一页返回下一页四位二进制加法计数器四位二进制加法计数器 课题课题2 2 计数器计数器下一页上一页返回输入cp脉冲个数输出二进制数相应的十进制数00000010001120010230011340100450101560110
18、670111781000891001910101010111011111211001213110113141110141511111516000003Q2Q1Q0Q四位二进进制加法计数计数器状态状态表 课题课题2 2 计数器计数器下一页 返回上一页 2 2十进进制计数计数器 二进制计数不符合人们的日常习惯，在数字系统中，凡需直接观二进制计数不符合人们的日常习惯，在数字系统中，凡需直接观察计数结果的地方，差不多都是用十进制数计数的。十进制计数器电察计数结果的地方，差不多都是用十进制数计数的。十进制计数器电路有多种形式，下面介绍使用最多的路有多种形式，下面介绍使用最多的8421BCD码十进制计数器
19、。码十进制计数器。 图图8-2-3(a)所示是四位同步十进制加法计数器，它是在四位同所示是四位同步十进制加法计数器，它是在四位同步二进制加法计数器的基础上改进而来的。步二进制加法计数器的基础上改进而来的。8421码与二进制比较，码与二进制比较，来第十个脉冲时，不是由来第十个脉冲时，不是由“1001”变为变为“1010”，而是应回到，而是应回到“0000”。比较。比较1010和和0000可知，和没有变化，所以它们的驱动不变，可知，和没有变化，所以它们的驱动不变，输入接线不变。但由输入接线不变。但由1变为了变为了0，也变为，也变为0，所以对，所以对FF1、FF3作如下作如下修改。修改。 课题课题2
20、 2 计数器计数器下一页 返回上一页触发器 FF1，当0Q=1 时来一个计数脉冲翻转一次，但在3Q=1 时不得翻转，故_103JQ Q， 10KQ。 触发器 FF3，当0Q=1Q=2Q=1 时来一个计数脉冲才翻转一次， 并在第十个脉冲时应由 “1” 翻转为 “0” ， 故3J=0Q1Q2Q，3K=0Q。 根据上述思路，修改得到了逻辑图 8-2-3(a)，其工作波形图如图 8-2-3 (b)所示。 下一页 返回上一页课题课题2 2 计数器计数器异步十进制加法计数器异步十进制加法计数器 下一页 返回上一页课题课题2 2 计数器计数器二、集成计数计数器的应应用 常用集成计数器分为二进制计数器（含同步
21、、异步、加减和可逆）常用集成计数器分为二进制计数器（含同步、异步、加减和可逆）和非二进制计数器（含同步、异步、加减和可逆），下面介绍几种典和非二进制计数器（含同步、异步、加减和可逆），下面介绍几种典型的集成计数器。型的集成计数器。1 1集成二进进制同步计数计数器 74LS161是四位二进制可预置同步计数器，由于它采用是四位二进制可预置同步计数器，由于它采用4个主个主从从JK触发器作为记忆单元，故又称为四位二进制同步计数器，其集成触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图芯片管脚如图8-2-4所示。所示。 课题课题2 2 计数器计数器下一页 返回上一页管脚符号说明： V
22、cc：电源正端，接+5V RD：异步置零（复位）端 CP：时钟脉冲 LD：预置数控制端 A、B、C、D：数据输入端 QA、QB、QC、QD：输出端 RCO：进位输出端 74LS16174LS161管脚图管脚图 课题课题2 2 计数器计数器下一页 返回上一页74LS161逻辑功能表逻辑功能表 输 入 输 出 RD LD ET EP CP A B C D QA QB QC QD 0 0 0 0 0 1 0 a b c d a b c d 1 1 1 1 计 数 1 1 0 保 持 1 1 0 保 持 课题课题2 2 计数器计数器下一页 返回上一页2集成二进制异步计数器 74LS197 是 4 位集
23、成二进制异步加法计数器，其集成芯片管脚如图8-2-5 所示，逻辑功能如下： （1）CR=0 时异步清零。 （2）CR=1、CT/LD=0 时异步置数。 （3）CR=CT/LD=1 时，异步加法计数。若将输入时钟脉冲 CP 加在 CP0端、把 Q0与 CP1连接起来，则构成 4 位二进制即 16 进制异步加法计数器。若将 CP 加在 CP1端，则构成 3 位二进制即 8 进制计数器，FF0不工作。如果只将 CP 加在 CP0端，CP1接 0 或 1，则形成 1 位二进制即二进制计数器。 2 2集成二进进制异异步计数计数器 课题课题2 2 计数器计数器下一页 返回上一页74LS19774LS197
24、引脚及逻辑功能图引脚及逻辑功能图 课题课题2 2 计数器计数器下一页 返回上一页74LS16074LS160引脚排列图逻辑符号引脚排列图逻辑符号 3 3集成十进进制同步计数计数器课题课题2 2 计数器计数器返回上一页 下一页74LS160功能表功能表 CR LD CTT CTP CP 3D 2D 1D 0D 3Q 2Q 1Q 0Q 0 1 0 1 1 1 1 1 1 0 0 1 1 D C B A 0 0 0 0 D C B A 保 持 保 持 计 数 课题课题2 2 计数器计数器返回上一页 下一页4 4集成十进进制异异步计数计数器( (以以CT74LS290CT74LS290为例为例) )
25、（1）电路结构框图和逻辑功能）电路结构框图和逻辑功能CT74LS290CT74LS290的结构框图和逻辑功能图的结构框图和逻辑功能图 课题课题2 2 计数器计数器返回上一页 下一页（2）逻辑功能表）逻辑功能表 CT74LS290的逻辑功能的逻辑功能 输 入 输 出 R0A R0B S9A S9B CP0 CP1 10nQ 11nQ 12nQ 13nQ 1 1 0 1 1 0 0 1 1 0 1 1 0 0 0 0 0 0 0 0 Q0 0 0 Q3 训练项目：寄存器、计数器功能测试训练项目：寄存器、计数器功能测试 返回上一页 下一页* * 技能目标标（1 1）学会学会用触发触发器组组成移位寄存
26、器、计数计数器的方法。（2 2）测试测试移位寄存器、计数计数器的逻辑逻辑功能。* * 工具、元件和仪仪器（1 1）74LS0074LS00芯片一块块，74LS7474LS74芯片二块块。（2 2）1k1k电电阻2 2只，100100电电阻4 4只。（3 3）+5V+5V直流电电源（4 4）发发光二极极管(LED)4(LED)4只。（5 5）钮钮子开关开关2 2只。 训练项目：寄存器、计数器功能测试训练项目：寄存器、计数器功能测试下一页 返回上一页一、移位寄存器功能测试实训测试实训步骤骤1 1接线线 按图图接好电电路。用两两片双双D D触发触发器74LS7474LS74，接成4 4位左移寄存器。
27、根据集成ICIC的管脚图给图给各触发触发器标标上对应对应的管脚号号，进进行接线线，DSLDSL、清清零端通过过1k1k电电阻接逻辑电逻辑电平开关开关（上述实实物图图中清清零端、置位端均悬悬空未接），开关开关一端接+5V+5V电电源，另一端接地。 Q3Q3Q0Q0各接一只发发光二极极管，发发光二极极管阴极阴极通过过100100电电阻接地。 CPCP接单单次脉冲输输入。 训练项目：寄存器、计数器功能测试训练项目：寄存器、计数器功能测试下一页 返回上一页（a a）接线图）接线图 （b b）实物图）实物图 训练项目：寄存器、计数器功能测试训练项目：寄存器、计数器功能测试下一页 返回上一页2 2调试调试
28、 首先通过清过清零端给给移位寄存器清清零。 按下表给给DSLDSL送数数，同时时用手动动脉冲按钮给钮给CPCP端送入时钟时钟 ，每输输入一个数个数据和时钟时钟，观观察各Q Q端的状态变状态变化，填写填写表格。 四位左移寄存器功能测试测试表 训练项目：寄存器、计数器功能测试训练项目：寄存器、计数器功能测试下一页 返回上一页3 3测测量按下表的要求改变变 的状态状态（J J、K K、CPCP状态状态任意），观观察Q Q端的状状态态。 DR74LS7374LS73异异步复复位功能测试测试 训练项目：寄存器、计数器功能测试训练项目：寄存器、计数器功能测试返回上一页 下一页* * 训练训练拓展1 1该该
29、移位寄存器是在脉冲的上升沿还还是下降沿进进行移位？ 2 2若要将将一个数个数据由Q0Q0移位到Q3Q3，需要经历经历几个个CPCP脉冲？ 训练项目：寄存器、计数器功能测试训练项目：寄存器、计数器功能测试返回上一页 下一页二、计数计数器功能测试实训测试实训步骤骤1 1接线线 按图图接好电电路。用两两片双双D D触发触发器74LS7474LS74，接成4 4位二进进制异异步加法计数计数器。根据集成ICIC的管脚图给图给各触发触发器标标上对应对应的管脚号号，进进行接线线，清清零端通过过1k1k电电阻接逻辑电逻辑电平开关开关（实实物图图中未接），开关开关一端接+5V+5V电电源，另一端接地。 Q3Q3
30、Q0Q0各接一只发发光二极极管，发发光二极极管阴极阴极通过过100100电电阻接地。 CP0CP0接单单次脉冲输输入。 训练项目：寄存器、计数器功能测试训练项目：寄存器、计数器功能测试返回上一页 下一页（a a）接线图）接线图 （b b）实物图）实物图 训练项目：寄存器、计数器功能测试训练项目：寄存器、计数器功能测试返回上一页 下一页2 2调试调试、测测量 首先通过清过清零端给计数给计数器清清零。 在计数输计数输入端逐个输个输入单单次脉冲，观观察LEDLED的亮灭灭是否符合加法计数规计数规律，填写填写下表。 训练项目：寄存器、计数器功能测试训练项目：寄存器、计数器功能测试返回上一页 下一页二进进制异异步加法计数计数器功能测试测试表 训练项目：寄存器、计数器功能测试训练项目：寄存器、计数器功能测试返回上一页 下一页* * 训练训练拓展1 1触发触发器状态状态是在脉冲的上升沿还还是下降沿翻转转？2 2根据上表画画出CPCP、Q0Q0、Q1Q1、Q2Q2、Q3Q3的波形。
