1、10.1 利用利用EAB扩展单片机的扩展单片机的RAM2实验仪器实验仪器1)PC一台。2)MAX+PLUS CPLD开发系统一套。3)CPLDDN3型下载软件一套。4)CPLDEE3型实验开发系统一套。5)单片机的仿真器软件一套。6)单片机的仿真器一台。3实验要求实验要求1)学习利用CPLD设计单片机的外部RAM以及显示接口电路。2)学习单片机读、写外部RAM以及控制扫描显示得程序设计。110.1 利用利用EAB扩展单片机的扩展单片机的RAM4实验内容及实验步骤实验内容及实验步骤(1)硬件电路的连接硬件电路的连接1)将单片机的仿真头插到CPLD实验箱的单片机接口上；2)将单片机的仿真器连接到串
2、行口COM1，CPLD实验箱连接到另外一个串行口COM2。(2)用图形输入法描述单片机的接口电路用图形输入法描述单片机的接口电路1)建立一个新项目，新建图形编辑文件。2)用图形编辑法绘制如图10-1、图10-2的接口电路。3)加入输入、输出引脚。4)然后进行引脚分配，编译，启动CPLDDN4下载软件进行下载。210.1 利用利用EAB扩展单片机的扩展单片机的RAM图图10-1 10-1 通过通过CPLDCPLD构建开关、构建开关、RAMRAM、A/DA/D、D/AD/A与单片机的接口与单片机的接口 310.1 利用利用EAB扩展单片机的扩展单片机的RAM图图10-2 通过通过CPLDCPLD构
3、建显示、键盘、通信与单片机的接口构建显示、键盘、通信与单片机的接口410.1 利用利用EAB扩展单片机的扩展单片机的RAM单片机读、写外部RAM的参考程序如下：单片机读、写外部RAM程序5实验报告要求实验报告要求1）总结CPLD中EAB的使用方法；2）总结74373、74273器件在单片机总线时序中的差别；3）总结单片机读写外部RAM的读写时序。510.2 基于基于CPLD的单片机与的单片机与ADC的接的接口设计口设计1实验目的实验目的1)熟悉A/D转换芯片ADC0809的基本工作原理。2)掌握CPLD设计单片机与ADC0809的硬件接口电路。3)掌握单片机控制A/D转换的程序设计。2实验仪器
4、实验仪器1)PC一台。2)MAX+PLUS CPLD开发系统一套。3)CPLDDN3型下载软件一套。4)CPLDEE3型实验开发系统一套。5)单片机的仿真器软件一套。6)单片机的仿真器一台。610.2 基于基于CPLD的单片机与的单片机与ADC的接的接口设计口设计3实验要求实验要求1)学习利用CPLD设计单片机与ADC0809接口的硬件电路。2)学习单片机控制ADC0809的程序设计。4实验内容及实验步骤实验内容及实验步骤(1)硬件电路硬件电路1)将单片机的仿真头插到CPLD实验箱的单片机接口上。2)将单片机的仿真器连接到串行口COM1，CPLD实验箱连接到另外一个串行口COM2。(2)用图形
5、输入法描述单片机的接口电路用图形输入法描述单片机的接口电路1)建立一个新项目，新建图形编辑文件；2)用图形编辑法绘制如图10-1、图10-2的接口电路；3)加入输入输出引脚；4)引脚分配；5)然后编译，启动CPLDDN4下载软件进行下载。710.2 基于基于CPLD的单片机与的单片机与ADC的接的接口设计口设计单片机控制ADC0809进行AD转换并将采样值输出显示，参考程序如下：AD转换并将采样值输出显示程序5实验报告实验报告1)分析本实验中所采用的A/D转换的方法及特点。2)分析A/D转换数据有无误差，分析其误差原因。810.3 基于基于CPLD的单片机与的单片机与DAC的接的接口设计口设计
6、1实验目的实验目的1)巩固和加深理解本课程所学知识。2)掌握CPLD设计单片机与D/A转换的接口电路。3)掌握单片机控制D/A转换的程序设计。2实验仪器实验仪器1)PC一台。2)MAX+PLUS CPLD开发系统一套。3)CPLDDN3型下载软件一套。4)CPLDEE3型实验开发系统一套。5)单片机的仿真器软件一套。6)单片机的仿真器一台。910.3 基于基于CPLD的单片机与的单片机与DAC的接的接口设计口设计3实验要求实验要求1)学习用CPLD设计单片机与DAC0832接口的硬件电路。2)学习单片机控制DAC0832的程序设计。4实验内容及实验步骤实验内容及实验步骤(1)硬件电路1)将单片
7、机的仿真头插到CPLD实验箱的单片机接口上。2)将单片机的仿真器连接到串行口COM1，CPLD实验箱连接到另外串行口COM2。(2)用图形输入法描述单片机的接口电路1)建立一个新项目，新建图形编辑文件。2)用图形编辑法绘制如图10-1、tu 10-2的接口电路图。3)加入输入输出引脚。4)引脚分配。5)然后编译，启动CPLDDN4下载软件进行下载。1010.3 基于基于CPLD的单片机与的单片机与DAC的接的接口设计口设计输出一个三角波、正弦波，参考程序如下：三角波、正弦波程序5实验报告实验报告1)分析本实验中所采用的D/A转换的过程。2)分析DA产生任意波形信号的方法，分析其优缺点。1110
8、.4 基于基于CPLD的单片机扫描键盘接的单片机扫描键盘接口设计口设计1实验目的实验目的1)掌握CPLD设计单片机扫描键盘接口。2)掌握单片机扫描键盘的原理以及程序的设计。3)掌握单片机扫描键盘去抖的软件设计。2实验仪器实验仪器1)PC一台。2)MAX+PLUS CPLD开发系统一套。3)CPLDDN4型下载软件一套。4)CPLDEE4型实验开发系统一套。5)单片机的仿真器软件一套。6)单片机的仿真器一台。1210.4 基于基于CPLD的单片机扫描键盘接的单片机扫描键盘接口设计口设计3实验要求实验要求1)学习用CPLD设计单片机与键盘接口的硬件电路。2)学习单片机扫描44键盘的原理以及程序设计
9、。4实验内容及实验步骤实验内容及实验步骤(1)硬件电路连接硬件电路连接1)将单片机的仿真头插到CPLD实验箱的单片机接口上。2)将单片机的仿真器连接到串行口COM1，CPLD实验箱连接到另外串行口COM2。(2)用图形输入法描述单片机的接口电路用图形输入法描述单片机的接口电路1)建立一个新项目，新建图形编辑文件。2)用图形编辑法绘制如图10-1、图10-2的接口电路。3)加入输入输出引脚。4)然后进行引脚分配，编译，启动CPLDDN4下载软件进行下载。1310.4 基于基于CPLD的单片机扫描键盘接的单片机扫描键盘接口设计口设计5实验报告实验报告1)分析本实验中键盘扫描的原理。2)分析键盘去抖
10、的软、硬件设计方法。1410.5 CPLD与计算机双工通信设计与计算机双工通信设计1实验目的实验目的1)巩固和加深理解本课程所学知识。2)掌握CPLD全双工异步通信接口设计。3)掌握计算机异步通信接口设计。2实验仪器实验仪器1)PC一台。2)MAX+PLUS CPLD开发系统一套。3)CPLDDN4型下载软件一套。4)CPLDEE4型实验开发系统一套。5)VB开发环境一套。1510.5 CPLD与计算机双工通信设计与计算机双工通信设计4实验内容及实验步骤实验内容及实验步骤(1)硬件电路设计硬件电路设计 利用AHDL(或VHDL)语言进行全双工异步通信口设计，收发通信协议参见相关资料实验九的内容
11、。具体的实验内容如下：1)CPLD利用接收接口电路接收计算机的发来的地址(或数据)，进行译码并显示。2)CPLD将接收到的地址与本机地址相比较如果相符，则将输入端口的8位数据通过发送端口送给计算机。3)引脚分配、编译、下载。1610.5 CPLD与计算机双工通信设计与计算机双工通信设计(2)参考程序设计参考程序设计1)基于AHDL语言编写的CPLD全双工通信程序CPLD全双工通信程序2)计算机软件设计：该通信软件采用Visual Basic9.0设计，其中”发送指令”TETX1，”瞬时数据”TEXT2，”接收次数”TEXT3，”接收时间”TEXT4，”波特率”TEXT4，计算机界面设计样如图1
12、0-12所示。计算机主界面软件参考程序1710.5 CPLD与计算机双工通信设计与计算机双工通信设计图图10-12 10-12 计算机界面图计算机界面图1810.5 CPLD与计算机双工通信设计与计算机双工通信设计5实验要求实验要求1)利用VHDL语言设计CPLD全双工通信程序。2)设计A/D转换接口，与本实验的A7.0相连进行数据采样并传输。6完成本实验的各部分内容后，写出实验总结报完成本实验的各部分内容后，写出实验总结报告。告。1910.6 CPLD与计算机并行口通信设计与计算机并行口通信设计1实验目的实验目的1)巩固和加深理解本课程所学知识。2)掌握CPLD并行口通信接口设计。3)掌握计
13、算机并行口EPP模式通信接口协议。2实验仪器实验仪器1)PC一台。2)MAX+PLUS CPLD开发系统一套。3)CPLDDN3型下载软件一套。4)CPLDEE3型实验开发系统一套。5)VB开发环境一套。2010.6 CPLD与计算机并行口通信设计与计算机并行口通信设计3实验要求实验要求1)学习用CPLD设计单片机接口的硬件电路。2)学习单片机接口实验的程序设计。4实验内容及实验步骤实验内容及实验步骤(1)硬件电路设计硬件电路设计利用AHDL(或VHDL)语言进行并行口通信口设计，具体的实验内容如下：1)CPLD利用接收接口电路接收计算机的发来的数据，进行译码并显示。2)输入端口的八位数据通过
14、发送端口送给计算机。3)引脚分配、编译、下载。2110.6 CPLD与计算机并行口通信设计与计算机并行口通信设计(2)参考程序设计参考程序设计1)基于AHDL语言编写的CPLD并行口通信程序。CPLD并行口通信程序2)计算机软件设计该通信软件采用Visual Basic9.0设计，其中“发送指令”TETX1，“瞬时数据”TEXT2，“接收次数”TEXT3，“接收时间”TEXT4，“波特率”TEXT4，界面设计如图10-13所示。2210.6 CPLD与计算机并行口通信设计与计算机并行口通信设计图图10-13 计算机界面设计图计算机界面设计图5实验要求实验要求1)利用VHDL语言设计CPLD与计
15、算机并行口通信程序。2)设计A/D转换接口，与本实验的A7.0相连进行数据采样并传输。6完成本实验的各部分内容后，写出实验总结报告完成本实验的各部分内容后，写出实验总结报告。2310.7 乐曲演奏电路设计乐曲演奏电路设计1实验目的实验目的1)巩固和加深理解本课程所学知识。2)掌握基于CPLD乐曲演奏电路设计。3)掌握MIF文件生成器的应用。4)掌握模块化参数的使用。2实验仪器实验仪器1)PC一台。2)MAX+PLUS CPLD开发系统一套。3)CPLDDN3型下载软件一套。4)CPLDEE3型实验开发系统一套。5)VB开发环境一套。2410.7 乐曲演奏电路设计乐曲演奏电路设计3实验要求实验要
16、求1)学习用CPLD设计乐曲演奏电路。2)学习MIF文件生成器及模块化参数的使用。4实验内容及实验步骤实验内容及实验步骤(1)硬件电路设计硬件电路设计 为了实现音乐演奏电路，系统中包含了这6个模块如图10-14所示，模块FP是一个分频器将一个较高频分频到合适频率，模块SPEAKER是一个可预置数的分频器，SPEAKER对输入信号CLK1的分频比由11位预置数TONE110.1.0决定。SPKS的输出频率将决定每个音符的音调，这样控制分频计数器的预置值TONE110.1.0就可以控制SPKS的输出频率，也就控制了每个音符的音调。2510.7 乐曲演奏电路设计乐曲演奏电路设计图图10-14 10-14 音乐演奏电路音乐演奏电路2610.7 乐曲演奏电路设计乐曲演奏电路设计 用MIF文件生成器如图10-15所示生成一个乐谱表，然后根据”梁祝”的乐谱的值修改生成的乐谱表如图10-16所示。图图10-15 MIF10-15 MIF文件生成器文件生成器2710.7 乐曲演奏电路设计乐曲演奏电路设计图图10-16 10-16 由由“梁祝梁祝”的乐谱的值修改生成的乐谱的乐谱的值修改生成的乐谱表表28
