1、（3-1）肖合九肖合九 教授教授数字电子技术基础数字电子技术基础简明教程简明教程（3-2）第第3 3章章 组合逻辑电路组合逻辑电路（3-3）第第3章章 组合逻辑电路组合逻辑电路 概述概述3.1 3.1 组合电路的基本分析方法和设计方法组合电路的基本分析方法和设计方法3.2 3.2 加法器和数值比较器加法器和数值比较器3.3 3.3 编码器和译码器编码器和译码器3.4 3.4 数据选择器和分配器数据选择器和分配器3.5 3.5 用中规模集成电路实现组合逻辑函数用中规模集成电路实现组合逻辑函数3.6 3.6 只读存储器只读存储器3.7 3.7 组合电路中的竞争冒险组合电路中的竞争冒险（3-4）一、
2、组合逻辑电路的特点一、组合逻辑电路的特点逻辑功能的特点逻辑功能的特点：任意时刻的稳定输出仅仅取决任意时刻的稳定输出仅仅取决于当时的输入信号，而与电路原来的状态无关。于当时的输入信号，而与电路原来的状态无关。组合逻辑电路的一般结构如图所示。组合逻辑电路的一般结构如图所示。组合逻辑电路的概述组合逻辑电路的概述 电路结构的特点：电路结构的特点：1、由门电路组合、由门电路组合而成，不包含任何而成，不包含任何记忆元件；记忆元件；2、信号是单向传、信号是单向传输的，不存在输出输的，不存在输出到输入的反馈回路。到输入的反馈回路。组合逻辑电路I输输入入I0In-1I1Y0Ym-1Y1Y输输出出Y0=F0(I0
3、,I1,In-1)Y1=F1(I0,I1,In-1)Ym-1=Fm-1(I0,I1,In-1)数字逻辑电路分为组合逻辑电路和时序逻辑电路数字逻辑电路分为组合逻辑电路和时序逻辑电路（3-5）二、组合电路逻辑功能的表示方法二、组合电路逻辑功能的表示方法 用来表示逻辑函数的几种方法用来表示逻辑函数的几种方法逻辑图、真值表、逻辑图、真值表、卡诺图、逻辑表达式及时间图等，都可以用来表示组合卡诺图、逻辑表达式及时间图等，都可以用来表示组合电路的逻辑功能。电路的逻辑功能。三、组合逻辑电路的分类三、组合逻辑电路的分类 1、按照逻辑功能特点不同划分：加法器、比较器、按照逻辑功能特点不同划分：加法器、比较器、编码
4、器、译码器、数据选择器和分配器、只读存储器等。编码器、译码器、数据选择器和分配器、只读存储器等。2、按照使用基本开关元件不同划分：、按照使用基本开关元件不同划分：CMOS、TTL等。等。3、按照集成度不同划分：、按照集成度不同划分：SSI（Small Scale IC，小规小规模集成电路模集成电路）、）、MSI（Medium Scale IC，中规模集成中规模集成电路电路）、LSI（Large Scale IC，大规模集成电路大规模集成电路）、VLSI（Very Large Scale IC，超大规模集成电路超大规模集成电路）等。）等。（3-6）3.1 3.1 组合电路的基本分析方法和设计方法
5、组合电路的基本分析方法和设计方法 一、分析方法一、分析方法 根据给定的逻辑图写根据给定的逻辑图写出输出函数的逻辑表达式。出输出函数的逻辑表达式。化简逻辑表达式，求化简逻辑表达式，求出输出函数的最简出输出函数的最简与或与或表表达式。达式。列出输出函数的真值列出输出函数的真值表。表。描述电路的逻辑功能。描述电路的逻辑功能。所谓组合逻辑电路的分析，就是根据给定的逻辑电路所谓组合逻辑电路的分析，就是根据给定的逻辑电路图，求出电路的逻辑功能。图，求出电路的逻辑功能。3.1.1 3.1.1 组合电路的基本分析方法组合电路的基本分析方法 给定组合逻辑电路给定组合逻辑电路写输出逻辑表达式写输出逻辑表达式化简化
6、简分析其功能分析其功能列出真值表列出真值表分析其功能分析其功能（3-7）二、分析举例二、分析举例解解 ：、根据逻辑图写输出逻辑表达式并化简、根据逻辑图写输出逻辑表达式并化简例例1：组合逻辑电路如图，组合逻辑电路如图，试分析其逻辑功能。试分析其逻辑功能。、根据逻辑表达式列真值表、根据逻辑表达式列真值表、由真值表分析逻辑功能、由真值表分析逻辑功能当当AB相同时，输出为相同时，输出为0 0当当AB相异时，输出为相异时，输出为1 1异或功能。异或功能。&YAB01100 00 11 01 1YA BBABABABABAABBABAABBABAABY)()(（3-8）解解：、根据逻辑图写输出逻辑表达式、
7、根据逻辑图写输出逻辑表达式例例2：组合逻辑电路如图，试分析其逻辑功能。组合逻辑电路如图，试分析其逻辑功能。Y31111ABCYY1Y21BBACBABYYYYBYYYBAYCBAY 21321321,、化简逻辑表达式、化简逻辑表达式ABBABACBABBACBAY 电路的输出电路的输出Y只与输入只与输入A、B有关，而与输入有关，而与输入C无关。无关。Y和和A、B的逻辑关系为与非运算的关系。的逻辑关系为与非运算的关系。、电路的逻辑功能、电路的逻辑功能（3-9）例例3：试分析下图所示电路的逻辑功能，图中输入信试分析下图所示电路的逻辑功能，图中输入信号号A、B、C、D是一组是一组4位二进制代码。位二
8、进制代码。解：解：写输出函写输出函数数Y的逻辑表达式的逻辑表达式DXDXDXYCWCWCWXBABABAW 进行化简进行化简DCABCDBABCDADCBADABCDCBADCBADCBADXDXYABCCBACBACBACWCWXBABABABABAW&ABW&CX&DY（3-10）解：解：列真值表列真值表 如右表所示。如右表所示。功能说明功能说明 由右表所示真值表可以明显看出，由右表所示真值表可以明显看出，如如3.1.1所示逻辑图是一检奇电路，即所示逻辑图是一检奇电路，即当输入当输入4位二进制代码位二进制代码A、B、C、D的的取值中，取值中，1的个数为奇数时输出的个数为奇数时输出Y为为1，
9、反之，为偶数时输出反之，为偶数时输出Y为为0。01101001100101100 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1YA B C D（3-11）例例4 4：试分析图示电路的逻辑功能。试分析图示电路的逻辑功能。解：解：第一步：由逻辑图第一步：由逻辑图可以写输出可以写输出F的逻的逻辑表达式为：辑表达式为：BCACABF（3-12）第二步：原式可变换为第二步：原式可变换为 第四步：确定电路的逻辑第四步：确定电路的逻辑
10、功能。功能。由真值表可知，三个变量由真值表可知，三个变量输入输入，只有两个，只有两个及两个以上变量取值为及两个以上变量取值为1 1时，时，输出才为输出才为1 1。可见电路可实现。可见电路可实现多数表决多数表决逻辑功能。逻辑功能。+FAB AC BCAB AC BC第三步：列出真值表如表所示。第三步：列出真值表如表所示。ABCF00000100001001111000101111011111（3-13）3.1.2 3.1.2 组合电路的基本设计方法组合电路的基本设计方法 一、设计方法一、设计方法 根据要求，设计出适合需要的组合逻辑电路应该遵循根据要求，设计出适合需要的组合逻辑电路应该遵循的基本步
11、骤，可以大致归纳如下：的基本步骤，可以大致归纳如下：1、进行逻辑抽象进行逻辑抽象 分析设计要求，确定输入、输出信号及它们之间的分析设计要求，确定输入、输出信号及它们之间的因果关系。因果关系。设定变量，即用英文字母表示有关输入、输出信号，设定变量，即用英文字母表示有关输入、输出信号，表示输入信号者称为输入变量，有时也简称为变量，表表示输入信号者称为输入变量，有时也简称为变量，表示输出信号者称为输出变量，有时也称为输出函数或简示输出信号者称为输出变量，有时也称为输出函数或简称函数。称函数。组合逻辑功辑电路的设计是根据给定的实际逻辑问题，组合逻辑功辑电路的设计是根据给定的实际逻辑问题，求出实现其逻辑
12、功能的逻辑电路。求出实现其逻辑功能的逻辑电路。（3-14）状态赋值，即用状态赋值，即用0 0和和1 1表示信号的有关状态。表示信号的有关状态。列真值表。根据因果关系，把变量的各种取值和相列真值表。根据因果关系，把变量的各种取值和相应的函数值，以表格形式一一列出，而变量取值顺序则应的函数值，以表格形式一一列出，而变量取值顺序则常按二进制数递增排列，也可按循环码排列。常按二进制数递增排列，也可按循环码排列。2 2、进行化简、进行化简 输入变量比较少时，可以用卡诺图化简。输入变量比较少时，可以用卡诺图化简。输入变量比较多用卡诺图化简不方便时，可以用公输入变量比较多用卡诺图化简不方便时，可以用公式法化
13、简。式法化简。3 3、画逻辑图、画逻辑图 变换最简与或表达式，求出所需要的最简式。变换最简与或表达式，求出所需要的最简式。根据最简式画出逻辑图。根据最简式画出逻辑图。（3-15）二、设计举例二、设计举例 例例1 1：试设计一个三人多数表决电路，要求提案通过试设计一个三人多数表决电路，要求提案通过时输出为时输出为1 1，否则为，否则为0 0。解：解：分析：分析：“多数表决电路多数表决电路”是按照少数服从多数的是按照少数服从多数的原则对某项决议进行表决，确定是否通过。原则对某项决议进行表决，确定是否通过。令令 逻辑变量逻辑变量A、B、C 分别代表参加表决的分别代表参加表决的3 3个成员，并约定逻辑
14、变量取值为个成员，并约定逻辑变量取值为0 0表示反对表示反对，取值为，取值为1 1表示赞成；表示赞成；逻辑函数逻辑函数Y表示表决结果。表示表决结果。Y取值为取值为0 0表示决议被表示决议被否定，否定，Y取值为取值为1 1表示决议通过。表示决议通过。按照少数服从多数的原则可知，函数和变量的关系按照少数服从多数的原则可知，函数和变量的关系是：是：当当3 3个变量个变量A、B、C中有中有2 2个或个或2 2个以上取值为个以上取值为1 1时，时，函数函数Y的值为的值为1 1，其他情况下函数，其他情况下函数Y的值为的值为0 0。（3-16）1 1、列真值表、列真值表2 2、由真值表可写出：、由真值表可写
15、出：Y(A,B,C)=m(3,5,6,7)11100001BC00 01 11 10 01AY3 3、填卡诺图化简逻辑函数、填卡诺图化简逻辑函数000101110 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1YA B C 4 4、输出函数式输出函数式Y=AB+BC+AC5 5、用与门、或门设计、用与门、或门设计电路电路6 6、用与非门设计电路、用与非门设计电路ACBCABY 思考：若只用二输入与非门设思考：若只用二输入与非门设计电路，如何画逻辑图？计电路，如何画逻辑图？提示：提示：的形式画逻辑图的形式画逻辑图。将函数式化为将函数式化为ACBCABY)(&11AB
16、CY&ABCY&（3-17）ACABACABY首先确定输入变量首先确定输入变量：设：设：A,B,C为输入变量分别代表参加表决的逻辑变量，为输入变量分别代表参加表决的逻辑变量，Y为输出为输出变量，表示输出结果。变量，表示输出结果。规定：规定：A,B,C为为1 1表示赞成，为表示赞成，为0 0表示反对。表示反对。Y=1=1表示通过，表示通过，Y=0=0 表示反对。表示反对。ABAC第二步：函数化简第二步：函数化简第三步：画逻辑电路图第三步：画逻辑电路图解：解：第一步：列真值表第一步：列真值表真值表真值表ABCY00000010010001101000101111011111ABCY&例例2 2：设
17、计一个三变量表决器，其中设计一个三变量表决器，其中A A具有否决权。具有否决权。BCA0001111001111（3-18）例例3 3：设计一个楼上、楼下开关的控制逻辑电路来控设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。解：解：设定变量和状态赋值：设定变量和状态赋值：设楼上开关为设楼上开关为A，楼下开，楼下开关为关为B，灯
18、泡为，灯泡为Y。并设。并设A、B闭合时为闭合时为1 1，断开时为，断开时为0 0；灯亮时灯亮时Y为为1 1，灯灭时，灯灭时Y为为0 0。列真值表：列真值表：根据逻辑要求列出真值表如下。根据逻辑要求列出真值表如下。逻辑表达式：逻辑表达式：由真值表由真值表得逻辑逻辑表达式得逻辑逻辑表达式BABAY已为最简与或表达式A BY0 000 111 011 10（3-19）画逻辑电路图：画逻辑电路图：ABY&ABY=1用与非门实现BABAYBAY用异或门实现BABAY（3-20）例例4 4：设计一个路灯控制电路，要求实现的功能是：设计一个路灯控制电路，要求实现的功能是：当总电源开关闭合时，安装在三个不同地
19、方的三个开当总电源开关闭合时，安装在三个不同地方的三个开关都能独立地将灯打开或熄灭；当总电源开关断开时，关都能独立地将灯打开或熄灭；当总电源开关断开时，路灯不亮。路灯不亮。解：解：逻辑抽象逻辑抽象 输入、输出信号：输入信号是四个开关的状态，输入、输出信号：输入信号是四个开关的状态，输出信号是路灯的亮、灭。输出信号是路灯的亮、灭。设定变量用设定变量用S表示总电源开关，用表示总电源开关，用A、B、C表示安表示安装在三个不同地方的分开关，用装在三个不同地方的分开关，用Y表示路灯。表示路灯。状态赋值：用状态赋值：用0表示开关断开和灯灭，用表示开关断开和灯灭，用1表示开表示开关闭合和灯亮。关闭合和灯亮。
20、（3-21）列真值表：由题意不难理解，一列真值表：由题意不难理解，一般地说，四个开关是不会在同一时刻般地说，四个开关是不会在同一时刻动作的，反映在真值表中任何时刻都动作的，反映在真值表中任何时刻都只会有一个变量改变取值，因此按循只会有一个变量改变取值，因此按循环码排列变量环码排列变量S、A、B、C的取值较好，的取值较好，如右表所示。如右表所示。00000000101010100 0 0 00 0 0 10 0 1 10 0 1 00 1 1 00 1 1 10 1 0 10 1 0 01 1 0 01 1 0 11 1 1 11 1 1 01 0 1 01 0 1 11 0 0 11 0 0
21、0YS A B C 进行化简进行化简 由下图所示由下图所示Y的卡诺图可得的卡诺图可得101001010000000 0BC10110001SA00 0111 10CBASCBASSABCCBSAY（3-22）画逻辑图画逻辑图 用异或门和与门实现。用异或门和与门实现。变换表达式变换表达式 逻辑图：如下图所示。逻辑图：如下图所示。)()()()()()(CBASCBACBASCBCBABCCBASCBACBAABCCBASY11&ABCSY（3-23）作业题作业题P225 题题3.1(a)P226 题题3.4P226 题题3.6 Y1（3-24）一、填空题一、填空题 1 1、组合逻辑电路是指任何时
22、刻电路的稳定输出，仅、组合逻辑电路是指任何时刻电路的稳定输出，仅仅只决定于仅只决定于()()。该时刻各个输入变量的取值该时刻各个输入变量的取值 2 2、从电路结构上看，组合逻辑电路是由常用门电路、从电路结构上看，组合逻辑电路是由常用门电路组合而成，其中既无组合而成，其中既无()()，也也不包含不包含()()。可以存储信号的记忆元件可以存储信号的记忆元件 从输出到输入的反馈连接从输出到输入的反馈连接二、分析题二、分析题 1 1、组合电路如下图所示，分析该电路的逻辑功能。、组合电路如下图所示，分析该电路的逻辑功能。&11ABCYP 解：解：由逻辑图逐级写由逻辑图逐级写出逻辑表达式。为了写表达出逻辑
23、表达式。为了写表达式方便，借助中间变量式方便，借助中间变量PABCP ABCCABCBABCACPBPAPY （3-25）化简与变换。因为下一步要列真值表，所以要通化简与变换。因为下一步要列真值表，所以要通过化简与变换，使表达式有利于列真值表，一般应变过化简与变换，使表达式有利于列真值表，一般应变换成与换成与或式或最小项表达式。或式或最小项表达式。CBAABCCBAABCCBAABCY )(A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101111110 由表达式列出真值表，见表。由表达式列出真值表，见表。经过化简与变换的表达式为两个最小经过化简与变
24、换的表达式为两个最小项之和的非，所以很容易列出真值表。项之和的非，所以很容易列出真值表。分析逻辑功能分析逻辑功能 由真值表可知，当由真值表可知，当A、B、C三个变三个变量不一致时，电路输出为量不一致时，电路输出为“1”1”，所，所以这个电路称为以这个电路称为“不一致电路不一致电路”。（3-26）2 2、电路如下图所示，要求：、电路如下图所示，要求：写出写出F的表达式；的表达式；说说明电路的逻辑功能；明电路的逻辑功能；用最简的逻辑电路实现用最简的逻辑电路实现F。&11ABCF111&111&解：解：由逻辑图写出由逻辑图写出逻辑表达式逻辑表达式 CBABACBACBAABCBAABCBAABCBA
25、ABCF 列真值表如左，可见该电路是三变列真值表如左，可见该电路是三变量的奇校验电路。量的奇校验电路。A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101101001 实现实现F的最简逻辑电路如下图所示。的最简逻辑电路如下图所示。BCF1 11 1A（3-27）三、设计题三、设计题 1 1、设计一个组合电路，其输入是、设计一个组合电路，其输入是3位二进制数位二进制数BB2B1B0，输，输出是出是Y12B、Y2B2，Y1、Y2也是二进制数。也是二进制数。解：解：3位二进制数位二进制数B的最大值为的最大值为7，所以，所以Y12B的最大值为的最大值为14，
26、因此因此Y1为为4位二进制数，位二进制数，令令Y1Z3Z2Z1Z0；Y2B2的最大值为的最大值为49，因此因此Y2为为6位二进制数，位二进制数，令令Y2 F5F4F3F2F1F0。列真值表如下：。列真值表如下：B2 B1 B0Z3 Z2 Z1 Z0F5 F4 F3 F2 F1 F00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 0 00 0 1 00 1 0 00 1 1 01 0 0 01 0 1 01 1 0 01 1 1 00 0 0 0 0 00 0 0 0 0 10 0 0 1 0 00 0 1 0 0 10 1 0 0 0 00 1 1 0
27、0 11 0 0 1 0 01 1 0 0 0 1 由表由表可知，可知，Y1 相相当于当于B左移一位，右左移一位，右端补零，故端补零，故 Z3=B2，Z2=B1，Z1=B0，Z0=0012012302120120120124120120125BBBBBBFBBBBBBBBBBBBBFBBBBBBBBF 00202012012012012010101201220BBBBBBBBBBBBBBBBBFFBBBBBBBBF （3-28）B2B1B0 1&F0F1&1F2F3&1&F4F511Z3Z2Z1Z00010120120123021241250BFFBBFBBBBBBFBBBBFBBF 0001
28、1223 ZBZBZBZ 由由 画出逻辑电路图如下。画出逻辑电路图如下。（3-29）3.2 3.2 加法器和数值比较器加法器和数值比较器 一、半加器和全加器一、半加器和全加器 3.2.1 3.2.1 加法器加法器 1 1、半加器、半加器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。半加器真值表Ai BiSi Ci0 00 11 01 10 01 01 00 1iiiiiiiiiiBACBABABAS=1&AiBiSiCiAiBiSiCiCO半加器符号半加器电路图加数加数本位本位的和的和向高向高位的位的进位进位（3-30）2 2、全加器、全加器能对两个1位二进制数进行相加并考虑
29、低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1 AiBiCi-1000111100010111010 Si的卡诺图 AiBiCi-1000111100001010111 Ci的卡诺图1111iiiiiiiiiiiiiCBACBACBACBAS11iiiiiiiCBCABACAi、Bi：加数，Ci-1：低位来的进位，Si：本位的和，Ci：向高位的进位。（3-31）11iiiiiiiCBCABAC 用与门和或门
30、实现用与门和或门实现1111iiiiiiiiiiiiiCBACBACBACBAS国标符号AiBiCi-1SiCiCI CO Si Ci 1 11 Ai Bi Ci-1 1 1&（3-32）用与或非门实现用与或非门实现 AiBiCi-1000111100010111010 Si的卡诺图 AiBiCi-1000111100001010111 Ci的卡诺图1111iiiiiiiiiiiiiCBACBACBACBAS11iiiiiiiCBCABAC先求Si和Ci。为此，合并值为0的最小项。再取反，得：1111iiiiiiiiiiiiiiCBACBACBACBASS11iiiiiiiiCBCABACC（
31、3-33）CiSi&1&1AiBiCi-11111111iiiiiiiiiiiiiCBACBACBACBAS11iiiiiiiCBCABAC（3-34）实现多位二进制数相加的电路称为加法器。1、4位串行进位加法器位串行进位加法器：把4个全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。C3 S3 C2 S2 C1 S1 C0 S0C0-1A3 B3 A2 B2 A1 B1 A0 B0COCOCOCOCICICICI 二、加法器二、加法器 由于每一位相加结果，必须等到低一位的进位产生以由于每一位相加结果，必须等到低一位的进位产生以后才能建立，因此这种结构也叫做后才能建立，因此
32、这种结构也叫做逐位进位加法器逐位进位加法器。其其是是结构简单结构简单，最大，最大是是运算速度慢运算速度慢。为了提高运。为了提高运算速度，必须减小或消除由于进位信号逐位传递所消耗的时间，算速度，必须减小或消除由于进位信号逐位传递所消耗的时间，采用采用超前进位加法器超前进位加法器。（3-35）2、超前进位加法器（并行进位加法器）超前进位加法器（并行进位加法器）100000100100000)(CBABACBCABAC4位加法器中，第位加法器中，第1 1位全加器的输入进位信号的表达式为位全加器的输入进位信号的表达式为第第2 2位全加器的输入进位信号的表达式为位全加器的输入进位信号的表达式为)()()
33、(1000001111011111CBABABABACBABAC第第3 3位全加器的输入进位信号的表达式为位全加器的输入进位信号的表达式为 )()()()(10000011112222122222CBABABABABABACBABAC 而而4 4位加法器输出进位信号的表达式，即第位加法器输出进位信号的表达式，即第3 3位加法运算时产生位加法运算时产生的要送给更高位的进位信号的表达式为的要送给更高位的进位信号的表达式为)()()()()(100000111122223333233333CBABABABABABABABACBABAC（3-36）显而易见，只要显而易见，只要A3、A2、A1、A0、B
34、3、B2、B1、B0和和C0-1给出给出之后，便可按上述表达式直接确定之后，便可按上述表达式直接确定C3、C2、C1、C0。因此如果用。因此如果用门电路实现上述逻辑关系，并将结果送到相应全加器的进位输入门电路实现上述逻辑关系，并将结果送到相应全加器的进位输入端，就会极大地提高加法运算速度，因为高位的全加运算再也不端，就会极大地提高加法运算速度，因为高位的全加运算再也不需等待了。需等待了。4 4位超前进位加法器就是由四个全加器和相应的进位逻位超前进位加法器就是由四个全加器和相应的进位逻辑电路组成的。辑电路组成的。图图(a)(a)是是4 4位超前进位加法器的逻辑电路结构示意图。图位超前进位加法器的
35、逻辑电路结构示意图。图(b)(b)、(c)(c)是相应的是相应的CMOSCMOS与与TTLTTL集成电路的型号与引脚图。集成电路的型号与引脚图。（3-37）用来完成两个二进制数的大小比较的逻辑电路称为用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。数值比较器，简称比较器。一、一、1 1位数值比较器位数值比较器 设设AiBi时时Li1；AiBi时时Gi1；AiBi时时Mi1。得得1 1位数值比较器的真值表。位数值比较器的真值表。3.2.2 3.2.2 数值比较器数值比较器 0 1 00 0 11 0 00 1 00 00 11 01 1Li(Ai Bi)Gi(Ai=Bi)Mi
36、(Ai Bi)Ai Bi（3-38）逻逻辑辑表表达达式式逻逻辑辑图图iiiiiiiiiiiBAMBABAGBAL Ai Bi 1 1 MiGi Li&1&（3-39）Ai Bi 1 1&Mi Gi Li&逻逻辑辑表表达达式式逻逻辑辑图图iiiiiiiiiiiBAMBABAGBALiiiiiiiiiiiiiiiiiiiBAMBABABABABABAGBAL（3-40）二、二、4 4位数值比较器位数值比较器 4 位数值比较器位数值比较器,要比较的是两个要比较的是两个4 位二进制数位二进制数A=A3 A2A1A0、B=B3B2B1B0。比较结果用。比较结果用L、G、M 表示，且表示，且A B 时时L
37、=1,AB时时G=1，AB时时M=1。1、比较方法，输入输出之间因果关系分析、比较方法，输入输出之间因果关系分析 从最高位开始比较，依次逐位进行，直到比较出结果为止。从最高位开始比较，依次逐位进行，直到比较出结果为止。若若A3B3，则，则AB，L=1、G=M=0。当当A3=B3即即G3=1时时,若若A2B2，则，则AB，L=1、G=M=0。当当A3=B3、A2=B2即即G3=G2=1时时,若若A1B1，则，则AB，L=1、G=M=0。当当A3=B3、A2=B2、A1=B1即即G3=G2=G1=1时时,若若A0B0，则，则AB，L=1、G=M=0。对对AB即即L=1，上述四种情况是或的逻辑关系。
38、，上述四种情况是或的逻辑关系。只有只有当当A3=B3、A2=B2、A1=B1、A0=B0即即G3=G2=G1=G0=1时时,才会有才会有A=B即即G=1。显然，对于。显然，对于A=B即即G=1，G3、G2、G1、G0与的逻辑关系。与的逻辑关系。如果如果A不大于不大于B也不等于也不等于B，即，即L=G=0时，则时，则AB即即M=1。（3-41）2、逻辑表达式、逻辑表达式 根据上述比较方法和输入输出之间因果关系分析，可以直接根据上述比较方法和输入输出之间因果关系分析，可以直接写出写出L、G、M的逻辑表达式的逻辑表达式GLGLMGGGGGLGGGLGGLGLL01230123123233 比照上述表
39、达式也也可以写出比照上述表达式也也可以写出GMGMLGGGGGMGGGMGGMGMM01230123123233 3、逻辑图、逻辑图 变换表达式结果如下，利用变换表达式结果如下，利用1位数值比较器的逻位数值比较器的逻辑图，可画出辑图，可画出4位数值比较器的逻辑图。位数值比较器的逻辑图。GMLGGGGGMGGGMGGMGMM01230123123233)()()(（3-42）GMLGGGGGMGGGMGGMGMM01230123123233)()()(（3-43）4 4、集成数值比较器、集成数值比较器 把实现数值比较功能的电路集成在一个芯片上便构成把实现数值比较功能的电路集成在一个芯片上便构成了
40、集成数值比较器。下图是了集成数值比较器。下图是4 4位集成数值比较器的外引位集成数值比较器的外引脚功能端排列图。脚功能端排列图。(a)TTL数值比较器引脚图 16 15 14 13 12 11 10 974LS85 1 2 3 4 5 6 7 8VCC A3 B2 A2 A1 B1 A0 B0B3 AB FAB FA=B FAB FAB AB A=B A1 VSS(b)CMOS数值比较器引脚图（3-44）下表是下表是4 4位集成数值比较器的真值表。位集成数值比较器的真值表。（3-45）作业题作业题P225 题题3.2(b)P226 题题3.9（3-46）一、填空题一、填空题 1 1、两个、两个
41、1 1位二进制数相加叫做位二进制数相加叫做()()。两个同位的。两个同位的加数和来自低位的进位三者相加叫做加数和来自低位的进位三者相加叫做()()。半加器半加器 2 2、比较两个多位二进制数大小是否相等的逻辑电路，、比较两个多位二进制数大小是否相等的逻辑电路，称为称为()()。数值比较器数值比较器二、单项选择题二、单项选择题 1 1、如需要判断两个二进制数的大小或相等，可以使、如需要判断两个二进制数的大小或相等，可以使用用()()电路。电路。A A、译码器、译码器 B B、编码器、编码器 C C、数据选择器、数据选择器 D D、数据比较器、数据比较器D全加器全加器 2 2、只考虑本位数而不考虑
42、低位来的进位的加法称为、只考虑本位数而不考虑低位来的进位的加法称为 ()()。A A、全加、全加 B B、半加、半加 C C、全减、全减 D D、半减、半减B（3-47）3.3.1 3.3.1 编码器编码器 编码编码 用文字、符号或者数字表示特定用文字、符号或者数字表示特定对象的过程都可叫做编码。对象的过程都可叫做编码。实现编码功能的电路实现编码功能的电路 编码器编码器 二进制编码器二进制编码器 二二-十进制编码器十进制编码器 优先编码器优先编码器 编码器编码器(即即Encoder)被编被编信号信号 二进制二进制代码代码 编编码码器器 （3-48）一、二进制编码器一、二进制编码器 1 1、3
43、3位二进制编码位二进制编码 输入是八个需要进行编码的信号用输入是八个需要进行编码的信号用I0I7表示，输出是用来进表示，输出是用来进行编码的行编码的3 3位二进制代码，用位二进制代码，用Y0、Y1、Y2表示。该编码器在任何表示。该编码器在任何时刻，只能对一个输入信号进行编码，即不允许有两个和两个以时刻，只能对一个输入信号进行编码，即不允许有两个和两个以上输入信号同时存在，也就是上输入信号同时存在，也就是I0、I1、I7是一组互相排斥的变量。是一组互相排斥的变量。真值表真值表0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1I0I1I2I3I4I5I6I7Y2 Y1
44、 Y0输出输入逻辑表达式逻辑表达式753175310763276321765476542IIIIIIIIYIIIIIIIIYIIIIIIIIY（3-49）753175310763276321765476542IIIIIIIIYIIIIIIIIYIIIIIIIIYI7I6I5I4 I3I2 I1 I0Y2 Y1 Y0I7I6I5I4 I3I2 I1 I0Y2 Y1 Y0(a)由或门构成(b)由与非门构成111&逻辑图逻辑图（3-50）2 2、3 3位二进制优先编码器位二进制优先编码器 在优先编码器中允许几个信号同时输入，但是电路只对其中优先级别最高的进行编码，不理睬级别低的信号。即在优先编码器中
45、优先级别高的信号排斥级别低的，即具有单方面排斥的特性。输 入I7 I6 I5 I4 I3 I2 I1 I0输 出Y2 Y1 Y010 10 0 10 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 11 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0设I7的优先级别最高，I6次之，依此类推，I0最低。真真值值表表（3-51）12463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIII
46、IYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY逻辑表达式逻辑表达式（3-52）逻辑图逻辑图111111&1&Y2 Y1 Y0I7 I6 I5 I4 I3 I2 I1 I08线线-3线优先编码器线优先编码器 如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了，如教材P164图3.3.6所示。（3-53）3 3、集成、集成3 3位二进制优先编码器位二进制优先编码器集成集成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148VCC YS YEX I3 I2 I1 I0 Y0I4 I5 I6 I7 ST Y2 Y1
47、GND 16 15 14 13 12 11 10 974LS148 1 2 3 4 5 6 7 8 Y2 Y1 Y0 YS YEXST I7 I6 I5 I4 I3 I2 I1 I0 6 7 9 15 1474LS148 5 4 3 2 1 13 12 11 10(a)引脚排列图(b)逻辑功能示意图ST为选通输入端，当ST0时允许编码；当ST1时Y2、Y1、Y0和YS、YEX均封锁，编码被禁止。YS为选通输出端，通常接至低位芯片的ST端。YS和ST配合可以实现多级编码器之间的优先级别的控制。YEX为扩展输出端，是控制标志。YEX0表示是编码输出；YEX1表示不是编码输出。（3-54）集成集成3
48、 3位二进制优先编码器位二进制优先编码器74LS14874LS148的真值表的真值表输输入入：逻辑：逻辑0(0(低电平）有效低电平）有效输输出出：逻辑：逻辑0(0(低电平）有效低电平）有效输 入输 出ST01234567 IIIIIIII012 YYYEXYSY10000000001 1 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 01 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 11 00 10 10 10 10 10
49、 10 10 1（3-55）集成集成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148的级联的级联16线线-4线优先编码器线优先编码器优先级别从015 II递降 Y0 Y1 Y2 Y3 YEX Y0 Y1 Y2 YEXYS 低位片 ST I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 YEXYS 高位片 ST I0 I1 I2 I3 I4 I5 I6 I7I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13 I14 I15&（3-56）输 入I输 出Y3 Y2 Y1 Y00(I0)1(I1)2(I2)3(I3)4(I4
50、)5(I5)6(I6)7(I7)8(I8)9(I9)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11、8421 BCD码编码器码编码器输输入入10个互斥的数码个互斥的数码输输出出4位二进制代码位二进制代码真真值值表表 二、二十进制编码器二、二十进制编码器 （3-57）983IIY逻辑表达式逻辑表达式I9 I8 I7I6I5I4 I3I2 I1 I0Y3 Y2 Y1 Y0(a)由或门构成1111I9 I8 I7I6I5I4 I3I2 I1 I0(b)由与非门构成Y3 Y2 Y1 Y0&逻辑图逻辑图975
