1、v 触发器：触发器：能够存储一位二进制信息的基本单元电路。能够存储一位二进制信息的基本单元电路。是由门电路加上适当的反馈而构成的逻辑部件。是由门电路加上适当的反馈而构成的逻辑部件。触发器输出端有两种可能的稳定状态：触发器输出端有两种可能的稳定状态：0、1 (双稳态触发器双稳态触发器)触发器的输出状态不只取决于当时的输入，还触发器的输出状态不只取决于当时的输入，还与以前的输出状态有关；它是有与以前的输出状态有关；它是有记忆功能记忆功能的逻辑部的逻辑部件。件。v 触发器特点触发器特点u 具有两个稳定状态，分别表示逻辑具有两个稳定状态，分别表示逻辑0 0和逻辑和逻辑1 1。u 在输入信号作用下，可从
2、一种状态翻转到另一在输入信号作用下，可从一种状态翻转到另一种状态；在种状态；在输入信号取消后输入信号取消后，能保持状态不变能保持状态不变。双稳态触发器双稳态触发器是数字电路的基本部件之一，是数字电路的基本部件之一，它具有记忆和存储的功能。它具有记忆和存储的功能。v 触发器分类触发器分类u 按按触发方式触发方式分：电位触发方式、主从触发方式及分：电位触发方式、主从触发方式及边沿触发方式。边沿触发方式。u 按按逻辑功能逻辑功能分：分：RS RS 触发器、触发器、D D 触发器、触发器、JK JK 触发触发器和器和T T 触发器。触发器。概述小结概述小结触发器触发器输出有两种可能的状态：0、1；输出
3、状态不只与现时的输入有关，还与原来的输出状态有关；触发器是有记忆功能的逻辑部件。按功能分类：R-S触发器、D型触发器、JK触发器、触发器、T型触发器等。型触发器等。(4-4)5.4.2 基本基本R-S触发器触发器&1&2QQRS两个输入端两个输入端两个输出端两个输出端低电平有效低电平有效正常时逻辑状态相反正常时逻辑状态相反100101&1&2QQRS输入输入R=0,S=1时时全全1 1则则0 0任任0 0则则1 1不论原状态如何，输出均为：不论原状态如何，输出均为：，直接置直接置0 0端端直接复位端直接复位端010110&1&2QQRS输入输入R=1,S=0时时全全1 1则则0 0任任0 0则
4、则1 1不论原状态如何，输出均为：不论原状态如何，输出均为：1，0直接置直接置1 1端端直接置位端直接置位端101101&1&2QQRS输入输入R=1,S=1时时 若原状态为：若原状态为：0，101触发器保持原态触发器保持原态101110&1&2QQRS输入输入R=1,S=1时时 若原状态为：若原状态为：1，001触发器保持原态触发器保持原态0011&1&2QQRS输入输入R=0,S=0时时信号撤销后触发器状态由二与非门信信号撤销后触发器状态由二与非门信号传输的快慢决定，仍为号传输的快慢决定，仍为不定状态不定状态破坏了二输出状态破坏了二输出状态相反的要求相反的要求触发器状态触发器状态不定不定基
5、本触发器的功能表RD101SD110Q保持原状态01Q1000同时变为 1 后不确定(4-13)基本基本R-S触发器触发器的真值表的真值表不定不定基本基本R-S触发器触发器的逻辑符号的逻辑符号SRQQRS低电平低电平有效有效(1)具有两个稳态具有两个稳态(Q=0,Q=1或或Q=1,Q=0),称为称为 双稳态触发器双稳态触发器.(2)(2)可触发使之翻转可触发使之翻转 (使使R RD D、S SD D之一为之一为0 0时可翻转时可翻转).).(3)(3)具有记忆功能具有记忆功能(R(RD D、S SD D都为都为1 1时，保持原来状态时，保持原来状态).).(4)(4)触发器触发器 (RD(RD
6、、SDSD都为都为0 0时，状态不定时，状态不定).).R-SR-S触发器应用举例触发器应用举例:单脉冲发生器单脉冲发生器&RDSDQQ+5V+5V4.7k 4.7k KQQt正脉冲正脉冲负脉冲负脉冲5.4.3 钟控双稳态触发器钟控双稳态触发器时钟脉冲时钟脉冲按电路结构分：按电路结构分：四门钟控型四门钟控型主从型主从型维持阻塞型维持阻塞型按逻辑功能分：按逻辑功能分：R-S触发器触发器T触发器触发器D触发器触发器J-K触发器触发器按电路结构分：按电路结构分：电平触发电平触发主从触发主从触发边沿触发边沿触发1.1.时钟控制电平触发的时钟控制电平触发的R-SR-S触发器触发器触发器功能表触发器功能表
7、&RDSDQQ&RSCPCP:时钟脉冲时钟脉冲(Clock Pulse)R、S控制端控制端CP R S Q n+1 说明说明 1 0 0 Qn 保持保持 1 0 1 1 置置1 1 1 0 0 清清0 1 1 1 不定不定 避免避免 0 Qn 保持保持时钟控制时钟控制电平触发电平触发的的R-SR-S触发器触发器(续续)时钟控制时钟控制 只只有有CP=1CP=1时时,输出输出端状态才能改端状态才能改变变电平触发电平触发 在在CP=1CP=1时时,控制端控制端R R、S S的电的电平平(1(1或或0)0)发生变化发生变化时时,输出端状态才改输出端状态才改变变CP R S Q n+1 说明说明 1
8、0 0 Qn 保持保持 1 0 1 1 置置1 1 1 0 0 清清0 1 1 1 不定不定 避免避免 0 Qn 保持保持用途用途:D:D触发器和触发器和J-KJ-K触发器的内部电路触发器的内部电路例：逻辑钟控触发器波形如图所示，例：逻辑钟控触发器波形如图所示，原始状态，画出原始状态，画出Q3，Q4，Q，Q 2.同步同步 R-S触发器（四门钟控型、电平触发）触发器（四门钟控型、电平触发）&3&4RSCP时钟信号时钟信号直接置直接置0或置或置1DSDR&1&2QQ(1)电路结构电路结构CP=0时时011触发器保持原态触发器保持原态&1&2QQDRDS&3&4RSCP导引门导引门3、4被封锁被封锁
9、(2)逻辑功能逻辑功能CP=1时时1RS0011Qn+1=Qn&1&2QQDRDS&3&4RSCP0101Q=1，Q=0置置1 1端端CP=1时时&1&2QQDRDS&3&4RSCP1SR1010Q=0，Q=1置置0 0端端CP=1时时&1&2QQDRDS&3&4RSCP1SR1100状态不定状态不定CP=1时时&1&2QQDRDS&3&4RSCP1SRR-S 触发器的真值表触发器的真值表 不定不定逻辑功能与逻辑功能与基本基本R-S相同相同1&1&2QQDRDS&3&4RSCPSR(3)触发方式触发方式 只要在只要在CPCP脉冲为规定电平时，触发器都能接脉冲为规定电平时，触发器都能接收输入信号
10、并立即输出相应状态的触发方式称为收输入信号并立即输出相应状态的触发方式称为电平触发电平触发。又分为又分为高电平触发高电平触发和和低电平触发低电平触发两种。两种。逻辑符号逻辑符号SDQQRS CRDSRCPSDQQRS CRDSRCP例：已知高电平触发例：已知高电平触发R-S触发器触发器CP、R、S波形，波形，且触发器原为且触发器原为0态，画出态，画出R-S触发器的输出波形触发器的输出波形。RS123CP4Q1.1.时钟控制电平触发的时钟控制电平触发的D D触发器触发器CP R S Q n+1 说明说明 1 0 0 Qn 保持保持 1 0 1 1 置置1 1 1 0 0 清清0 1 1 1 不定
11、不定 避免避免 0 Qn 保持保持1D&RDSDQQ&RSCP其他两种情况不会出现其他两种情况不会出现 时钟控制电平触发的时钟控制电平触发的D D触发器触发器 功能表功能表 CP D Q n+1 1 0 0 1 1 1 0 Q nCP=1时时,Q n+1=DCP=0时时,保持原状保持原状1DCP&RDSDQQ&D D触发器具有触发器具有数据记忆功能数据记忆功能 时钟控制电平触发的时钟控制电平触发的D D触发器触发器1DCP&RDSDQQ&RDSD符号符号RDSDDCPQQ功能表逻辑符号D0Qn+10QQRD D C SD11(4-26)例：画出D触发器的输出波形。CPDQQ(4-27)2.维持
12、阻塞型维持阻塞型D 触发器触发器(1)电路结构电路结构&1&2QQ&3&4SRCP&5&6DABSDRD置置0 0维持线维持线置置1 1维持线维持线置置0 0阻塞阻塞线线置置1 1阻塞线阻塞线&1&2QQ&3&4SRCP&5&6DABSDRD置置0 0维持线维持线置置1 1维持线维持线置置0 0阻塞阻塞线线置置1 1阻塞线阻塞线(2)逻辑功能逻辑功能D=0时时0被封锁被封锁10111100Qn+1=001101&1&2QQ&3&4SRCP&5&6DABSDRD置置0 0维持线维持线置置1 1维持线维持线置置0 0阻塞阻塞线线置置1 1阻塞线阻塞线D=1时时0被封锁被封锁11001101Qn+1
13、=111CP=1期期间间D 的变的变化不影响化不影响输出。输出。110110D 触发器的真值表触发器的真值表D Qn+10 01 1 5.4.4.1 触发器的触发方式触发方式？研究翻转时刻与时钟脉冲间的关系(4-51)1.电位触发方式正电位触发 CP=1 期间翻转电位触发负电位触发 CP=0 期间翻转(4-52)例如：前面讲的D触发器就是电位触发方式。R DQ&c&aCPQ&d&bDS D(4-53)结构简单、速度快。只要CP存在就可以翻转，容易造成空翻。CPDQ空翻(4-54)电位触发的符号QQQQC正电位触发C负电位触发(4-55)2.边沿触发方式为了免除CP=1期间输入控制电平不许改变的
14、限制，可采用边沿触发方式。其特点是：触发器只在时钟跳转时发生翻转，而在CP=1或 CP=0期间，输入端的任何变化都不影响输出。如果翻转发生在上升沿就叫“上升沿触发”或“正边沿触发”。如果翻转发生在下降沿就叫“下降沿触发”或“负边缘触发”。下面以边缘触发的D触发器为例讲解。(4-66)设原态Q=0并设D=1CP=0期间，c、d被锁，Q&e1&fQ 01输出为1。&c&aD100 CP&d&b(4-67)QQ 0c=1、d=1反馈到a、&e1&f1b的输入，a、b输出为0、1。&c0&a10&d&b11D 0 CP1(4-68)1Q0QCP正沿到达时c、d开&e&f启，使c=1，d=0。Q翻转为1
15、1&c01&d01&a1D1 CP&b1(4-69)1CP正沿过后，d=0将c封锁,并使Q0&e&fQb=1，维持d=0。10因此以后CP=1期间D的变化不影响&c&a0&d&b1输出。D1 CP0(4-70)维持阻塞型维持阻塞型D D触发器触发器的引脚功能的引脚功能符号符号RD 直接清直接清0 0端端(复位端复位端)R=0,S=1时时,Q=0SD 直接置直接置1 1端端(置位端置位端)R=1,S=0时时,Q=1 小圈小圈 表示低电平有效表示低电平有效D D数据数据输入端输入端CPCP时钟时钟脉冲脉冲Q、Q 输出端输出端，Q的小圈的小圈 表示是反相输出端表示是反相输出端,即即Q总是与总是与Q相
16、反相反RDSDDCPQQ翻转时刻描述：翻转时刻描述：CP(3)触发方式触发方式CP由由0 跳至跳至1时时,触发器接触发器接收输入信号，收输入信号，并输出相应并输出相应状态。状态。一个一个CP的有效的有效期内，不会出期内，不会出现多次或一次现多次或一次翻转的现象。翻转的现象。只有在只有在CP CP 脉冲的电平跳变时，接收输入信号脉冲的电平跳变时，接收输入信号并输出相应状态的触发方式称为并输出相应状态的触发方式称为边沿触发边沿触发。又分为又分为上升沿触发上升沿触发和和下降沿触发下降沿触发两种。两种。逻辑符号逻辑符号RDSDQQDCD CPSDQQDCD CP RD维持阻塞型维持阻塞型D D触发器触
17、发器的引脚功能的引脚功能功能表功能表CP Q n+1 D触发方式触发方式:边沿触发边沿触发(时钟时钟上升沿触发上升沿触发)功能表说明：功能表说明：在在CPCP上升沿时，上升沿时，Q Q等于等于D D；在在CPCP高电平、低电平和下降沿高电平、低电平和下降沿时，时，Q Q保持不变保持不变RDSDDCPQQ时钟下降沿触发的时钟下降沿触发的维持阻塞型维持阻塞型D D触发器触发器RDSDDCPQQ功能表功能表CP Q n+1 D功能表说明：功能表说明：在在CPCP下降沿时下降沿时，Q Q等于等于D D；在在CPCP高电平、低电平和上升沿高电平、低电平和上升沿时，时，Q Q保持不变保持不变带圈表示下降沿
18、触发例例：已知上升沿触发：已知上升沿触发D触发器触发器D端的输入信号波形，且端的输入信号波形，且触发器原为触发器原为0态，画出触发器的态，画出触发器的Q端波形端波形。1234QCPDD的变化对的变化对Q无影响无影响动画课堂练习课堂练习题目题目:时钟时钟CPCP及输入信号及输入信号D D 的波形如图所示的波形如图所示,试画试画 出各触发器输出端出各触发器输出端Q Q的波形的波形,设各输出端设各输出端Q Q的的 初始状态初始状态=0.=0.D DQ QD DCPCPQ1Q1Q2Q2D DQ QD DCPCPDQDCPQ1课堂练习课堂练习(续续)CPDQ1课堂练习课堂练习(续续)Q2DQDCPCPD
19、Q1应用举例应用举例例：例：四人抢答电路四人抢答电路。四人参加比赛，每人。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的一个按钮，其中一人按下按钮后，相应的指示灯亮。并且，其它按钮按下时不起作指示灯亮。并且，其它按钮按下时不起作用。用。电路的核心是电路的核心是74LS175四四D触发器。它触发器。它的内部包含了四个的内部包含了四个D触发器，各输入、输出触发器，各输入、输出以字头相区别，管脚图见下页。以字头相区别，管脚图见下页。CLRD CPQQCLRD CPQQCLRD CPQQCLRD CPQQ1QQ11D2QQ22DGND4QQ44D3QQ33D时钟时钟清零清零UCC公用清零公用清
20、零公用时钟公用时钟74LS175管脚图管脚图+Ucc清零清零1D 2D 3D 4DCP1Q 2Q 3Q 4QUCCRDR 4&1时钟脉冲时钟脉冲赛前赛前先清零先清零00001与门打开与门打开发光二极管不亮发光二极管不亮+Ucc清零清零1D 2D 3D 4DCP1Q 2Q 3Q 4QUCCRDR 4&1时钟脉冲时钟脉冲110关关闭闭按其它按钮按其它按钮不起作用不起作用 维持维持阻塞型阻塞型J-KJ-K触发器触发器结构类型及符号结构类型及符号 QQRSJKCPQQRSJKCP有有2 2种类型种类型:CPCP上升沿触发上升沿触发CPCP下降沿触发下降沿触发5.4.5 J-K触发器触发器维持维持阻塞型
21、阻塞型J-KJ-K触发器触发器 (续续)Q QQ QR RS SJ JK KCPCPR R复位端复位端 S S置位端置位端 R=0,S=1R=0,S=1时时Q=0Q=0 R=1,S=0 R=1,S=0时时Q=1Q=1正常工作时正常工作时 R=1,S=1R=1,S=1R R、S S端功能端功能CPCP下降沿触发的下降沿触发的J-KJ-K触触发器的发器的R R、S S功能相同功能相同 J J、K K控制端的功能控制端的功能QQRSJKCPCPCP上升沿触发上升沿触发维持维持阻塞型阻塞型J-KJ-K触发器触发器(续续)J K CP Q n+1 说明说明0 0 Q n 保持保持0 1 0 清清01 0
22、 1 置置11 1 Q n 翻转翻转 0,1 Q n CP CP 下降沿触发的下降沿触发的J-KJ-K触发器触发器J J、K K功功能相同，只是在能相同，只是在CPCP下降沿触发下降沿触发动画5.4.6 J-K触发器（主从型、主从触发）触发器（主从型、主从触发）1、电路结构、电路结构QQRSC从触发器从触发器RSC主触发器主触发器JKCPRDSDQQRSC从触发器从触发器RSC主触发器主触发器JKCPRDSD10主触发器打开主触发器打开从触发器关闭从触发器关闭1QQRSC从触发器从触发器RSC主触发器主触发器JKCPRDSD主触发器关闭主触发器关闭从触发器打开从触发器打开001QQRSC从触发
23、器从触发器RSC主触发器主触发器JKCPRDSD2、逻辑功能、逻辑功能J=0，K=0时时00状态不变状态不变状态不变状态不变Qn+1=QnQQRSC从触发器从触发器RSC主触发器主触发器JKCPRDSDJ=0，K=1时时011010保持保持Q=0保持保持Q=0Qn+1=0QQRSC从触发器从触发器RSC主触发器主触发器JKCPRDSDJ=0，K=1时时010101变为变为Q=0变为变为Q=0Qn+1=0QQRSC从触发器从触发器RSC主触发器主触发器JKCPRDSDJ=0，K=1时时Qn+1=001置置0 0端端QQRSC从触发器从触发器RSC主触发器主触发器JKCPRDSDJ=1，K=0时时
24、10与与J=0,K=1时相反时相反Qn+1=1置置1 1端端QQRSC从触发器从触发器RSC主触发器主触发器JKCPRDSDJ=1，K=1时时111010变为变为Q=1变为变为Q=1Qn+1=1QQRSC从触发器从触发器RSC主触发器主触发器JKCPRDSDJ=1，K=1时时110101变为变为Q=0变为变为Q=0Qn+1=0QQRSC从触发器从触发器RSC主触发器主触发器JKCPRDSDJ=1，K=1时时11Qn+1=Qn计数功能计数功能来一个脉来一个脉冲触发器冲触发器翻转一次翻转一次翻转时刻描述：翻转时刻描述：CP3、触发方式、触发方式前沿处，主前沿处，主触发器接收触发器接收信号，从触信号
25、，从触发器关闭。发器关闭。后沿处，从后沿处，从触发器接收触发器接收信号，输出信号，输出相应的信号相应的信号符号符号QQRSJKCP 在在CPCP上升沿时上升沿时,接收接收J J、K K 信息信息,Q,Q不变化不变化 在在CPCP下降沿时下降沿时,根据接收根据接收到的到的J J、K K信息，信息，Q Q变化变化J K Qn+10 0 Qn0 1 01 0 11 1 QnCPCP前沿到前沿到来时输入来时输入信号信号 在在CPCP为规定电平时，主触发器接收输入信号，当为规定电平时，主触发器接收输入信号，当CPCP再再跳变时，从触发器输出相应状态的触发方式称为跳变时，从触发器输出相应状态的触发方式称为
26、主从触发主从触发。又分为又分为后沿主从触发后沿主从触发和和前沿主从触发前沿主从触发两种。两种。逻辑符号逻辑符号SDQQKJCRDJKCP表示输出延迟表示输出延迟即即CP后沿到来时后沿到来时输出相应状态输出相应状态SDQQKJCRDJKCP主从型主从型J JK K触发器工作波形图举例触发器工作波形图举例J K Qn+10 0 Qn0 1 01 0 11 1 Qn0CPJKQ置置1清清0翻转翻转翻转翻转CP接收接收JKJK信号信号Q Q状态状态转变转变例：已知后沿主从触发例：已知后沿主从触发J-K触发器触发器CP、J、K波形，波形，且触发器原为且触发器原为0态，画出触发器的态，画出触发器的Q端波形
27、端波形。1234QCPJK一次翻转一次翻转一次翻转一次翻转5.4.5 T 触发器触发器T 触发器的真值表触发器的真值表T Qn+10 Qn1 QnT=1时，每来一个时，每来一个CP脉冲触发器就翻转一次脉冲触发器就翻转一次T触发器具有触发器具有和和将主从型将主从型J-KJ-K触发器改接成触发器改接成T T 触发器触发器SDQQKJCRDJKCPT主从触发主从触发SDQQTCRDTCP将维持阻塞型将维持阻塞型D D 触发器改接成触发器改接成T T 触发器触发器边沿触发边沿触发RDSDQQDCD CP=1TRDSDQQTCT CP动画触发器课堂练习触发器课堂练习题目题目:时钟时钟CPCP及输入信号及
28、输入信号D D 的波形如图所示的波形如图所示,试画试画 出各触发器输出端出各触发器输出端Q Q的波形的波形,设各输出端设各输出端Q Q的的 初始状态初始状态=0.=0.JKQ1DCPQ2JKQ1DCPQ3触发器课堂练习触发器课堂练习(续续)JKQ1DCPQ2CPDQ2(J)KQ3JKQ1DCPQ3维维-阻型阻型J-KJ-K触发器触发器主从型主从型J-KJ-K触发器触发器J=0、K=1时，时，CP Q=0J=1、K=0时，时，CP Q=1习题5.4.1，5.4.2下图（下图（a a）所示基本）所示基本RSRS触发器，输入端控制信号如图触发器，输入端控制信号如图（b b）所示。画出该触发器和的波形
29、。）所示。画出该触发器和的波形。1 1 1 11 0 0 10 1 1 0 0 0 11nnnnQQQQSR含有双稳态触发器的逻含有双稳态触发器的逻辑电路叫辑电路叫时序逻辑电路时序逻辑电路简称为简称为时序电路时序电路有记忆功有记忆功能能时序电路时序电路与原来的状态有关与原来的状态有关寄存寄存器器计数计数器器u 时序电路结构特点时序电路结构特点：组合电路组合电路+触发器触发器电路的状态与电路的状态与时间时间顺序有关顺序有关组合电路组合电路存储电路存储电路Z Z1 1Z Zn nW W1 1W Wh hY Y1 1Y Yk kX X1 1X Xn n时钟信号时钟信号未注明未注明输出方程：输出方程：
30、Z Z（t tn n）=F F X X（t tn n），），Y Y（t tn n）状态方程：状态方程：Y Y（t tn n+1+1）=G G W W（t tn n），），Y Y（t tn n）驱动方程驱动方程:W W（t tn n）=H H X X（t tn n），），Y Y（t tn n）u 时序电路的结构时序电路的结构存储电路存储电路输入信号输入信号存储电路存储电路输出信号输出信号时序电路时序电路输出信号输出信号时序电路时序电路输入信号输入信号现态现态，或，或原状态原状态次态次态或或新状态新状态式中：式中：t tn n、t tn n+1+1表示相邻的两个离散时间表示相邻的两个离散时间u 时
31、序逻辑电路的分类时序逻辑电路的分类（1）按存储电路中存储单元状态改变的特点分类）按存储电路中存储单元状态改变的特点分类 同步时序电路同步时序电路异步时序电路异步时序电路（2）按输出信号的特点分类）按输出信号的特点分类米里（米里（Mealy）型）型摩尔（摩尔（Moore）型）型（3）按时序电路的逻辑功能分类）按时序电路的逻辑功能分类计数器计数器寄存器寄存器移位寄存器移位寄存器作作时序图时序图列写各触发器的列写各触发器的驱动方程驱动方程列写时序电路的列写时序电路的输出方程输出方程求触发器的求触发器的状态方程状态方程作作状态转换表状态转换表或或状态转换图状态转换图描述时序电路的逻辑功能描述时序电路的
32、逻辑功能同同步步时时序序电电路路的的分分析析步步骤骤画出时钟脉冲作用下画出时钟脉冲作用下的输入、输出波形图的输入、输出波形图描述输入与状态转换描述输入与状态转换关系的表格或图形关系的表格或图形根据特性方程根据特性方程组合电路的输出组合电路的输出输入端的表达式，输入端的表达式，如如T T、J J，K K、D D。u 时序电路分析步骤时序电路分析步骤 Q2nQ1nCP1Q1Q11K1JC1FF1Q2Q21K1JC1FF2Z&例：已知同步时序电路的逻辑图，试分析电路的逻辑功能。例：已知同步时序电路的逻辑图，试分析电路的逻辑功能。解：解：1.1.列写驱动方程和输出方程列写驱动方程和输出方程驱动方程：驱
33、动方程：J1n=K1n=1J2n=K2n=Q1n输出方程输出方程:Zn=Q1nQ2n2.2.求状态方程求状态方程JKJK触发器的特征触发器的特征方程为：方程为：nnnQKQ JQ1 nQ 1nnnnnQKQJQ222212nnnnQQQ Q2121nnnnnQKQ JQ111111u 分析举例分析举例将将J J、K K分别代入，得到分别代入，得到两个触发器的状态方程两个触发器的状态方程3.3.作出电路的作出电路的状态转换表状态转换表及状态转换图及状态转换图填状态转换表方法：填状态转换表方法：列出列出Q2n Q1n 所有组合所有组合由状态方程由状态方程求求Q Q2 2n n+1+1 Q Q1 1
34、n n+1+1由输出方程由输出方程求求Z Zn n次次 态态Q2n+1 Q1n+1现现 态态Q2n Q1n 输出输出Zn0 00 11 01 1nnQ Q111nnnnnQQQ QQ212112Zn =Q1nQ2n0 11 01 10 00001将将Q Q2 2n n、Q Q1 1n n分别代入状态分别代入状态方程求方程求Q Q2n+12n+1、Q Q1n+11n+1将将Q2n、Q1n分别代分别代入输出方程求入输出方程求Z/0次次 态态Q2n+1 Q1n+1现现 态态Q2n Q1n 输出输出Zn0 00 11 01 10 11 01 10 00001由状态表转换表绘出状态转换图由状态表转换表绘
35、出状态转换图000111/0/1/Zn/0Q2Q1转换方向转换方向电路状态电路状态输入输入/输出输出104.4.作时序图作时序图 为了更好地描述电路的工作过程，常给出时序图或为了更好地描述电路的工作过程，常给出时序图或称波形图，画出时钟脉冲和输入信号的作用下，状态和输出称波形图，画出时钟脉冲和输入信号的作用下，状态和输出信号变化的波形图。信号变化的波形图。利用状态表或状态图，首先画出时钟脉冲，再画出状态利用状态表或状态图，首先画出时钟脉冲，再画出状态Q Q2 2Q Q1 1波形图，最后画输出波形。波形图，最后画输出波形。依据电路图可知下降沿触发依据电路图可知下降沿触发/0000111/0/1/
36、0105.5.逻辑功能分析逻辑功能分析 通过状态转换图的分析，可以清楚地看出，每经过通过状态转换图的分析，可以清楚地看出，每经过4 4个时个时钟脉冲的作用，钟脉冲的作用，Q Q2 2Q Q1 1的状态从的状态从0000到到1111顺序递增，电路的状态循顺序递增，电路的状态循环一次，同时在输出端产生一个环一次，同时在输出端产生一个1 1信号输出。信号输出。该电路是一个模该电路是一个模4 4计数器，时钟脉冲计数器，时钟脉冲CPCP为计数脉冲输入，为计数脉冲输入，输出端输出端Z Z是进位输出。也可将该计数器称为两位二进制计数器。是进位输出。也可将该计数器称为两位二进制计数器。电路属于摩尔型模电路属于
37、摩尔型模4 4计数器。计数器。输出仅取决于电路本身的状态。输出仅取决于电路本身的状态。/0000111/0/1/010寄存器寄存器是用来是用来存放数码和指令等的主要部件。存放数码和指令等的主要部件。数码寄存器数码寄存器移位寄存器移位寄存器5.5.2.1 5.5.2.1 数码寄存器数码寄存器(并行寄存器并行寄存器)DCP一个一个D D触发器触发器组成组成1 1位的数位的数码寄存器码寄存器CPCP上升沿上升沿,Q=D,Q=DCPCP高电平、低电平、高电平、低电平、下降沿，下降沿，Q Q不变不变RDSDDCPQQ预先清零预先清零寄存数码寄存数码取出数码取出数码并行输入并行输入并行输出并行输出数码寄存
38、器（续）数码寄存器（续）&S C RFF4RDQ41&S C RFF3RDQ3S C RFF2RDQ2S C RFF1RDQ1111A1A2A3A4O1O2O3O4取出取出指令指令清零清零指令指令寄存寄存指令指令0000101110111011可存放四位二进制数码的数码寄存器可存放四位二进制数码的数码寄存器数码数码存入端存入端数码数码寄存端寄存端数码数码取出端取出端5.5.2.25.5.2.2 移位寄存器移位寄存器按移位方向的不同可分为：按移位方向的不同可分为：右移位寄存器右移位寄存器 左移位寄存器左移位寄存器双向移位寄存器双向移位寄存器功能功能:存放代码存放代码;移位移位.分类分类:1)按移
39、位方向分类按移位方向分类:单向移位寄存器单向移位寄存器;双向移位寄存器双向移位寄存器.2)按输入输出的方式分类按输入输出的方式分类:串入串入-串出串出;串入串入-并出并出;并入并入-串出串出;并入并入-并出并出.移位寄存器组成移位寄存器组成:移位寄存器中的存储电路可用时钟控制的无空翻的移位寄存器中的存储电路可用时钟控制的无空翻的D、RS或或JK触发器组成。触发器组成。(1)单向移位寄存器单向移位寄存器a)串入串入-串串/并出单向移存器并出单向移存器1DC1QF01DC1QF11DC1QF21DC1QF3Vi串行输入串行输入CLK移位脉冲移位脉冲Q0Q1Q2Q3串行串行输出输出V0 各触发器初态
40、各触发器初态为为0,Vi依次输入依次输入1011时的时的波形图波形图CLKViQ0Q1Q2Q31 0 1 10 1 0 1 10 0 1 0 10 0 0 1 00 0 0 0 11在连续四个在连续四个CLK脉冲后脉冲后,在在Q0、Q1、Q2和和Q3端得到端得到 并行输出信号；并行输出信号；2若再连续输入若再连续输入CLK脉冲脉冲,可在串行输出端得到串行输可在串行输出端得到串行输 出信号。出信号。(2)串串/并入并入串出单向移存器串出单向移存器RS1DC1QRS1DC1QRS1DC1QRS1DC1Q&D0SD&D1SD&D2SD&D3SDRDViCLK接收接收V0串行串行输出输出串行串行输入输
41、入移位移位脉冲脉冲F0F1F2F3工作原理：工作原理：1)串行输入串行输入 RS1DC1QRS1DC1QRS1DC1QRS1DC1Q&D0SD&D1SD&D2SD&D3SDRDViCLK接收接收V0串行串行输出输出串行串行输入输入移位移位脉冲脉冲0111112)并行输入并行输入:RS1DC1QRS1DC1QRS1DC1QRS1DC1Q&D0SD&D1SD&D2SD&D3SDRDViCLK接收接收V0串行串行输出输出串行串行输入输入移位移位脉冲脉冲0011110000 清零清零 接收接收(以以D0D1D2D3=1010为例为例)111001110011002.双向移位寄存器双向移位寄存器多功能双
42、向移位寄存器多功能双向移位寄存器74194RD SA SB CLK 功能功能 0 清零清零 1 0 0 保持保持 1 0 1 右移右移 1 1 0 左移左移 1 1 1 并行置数并行置数注意：注意：清零为清零为异步异步；置数为置数为同步同步。3,4DD0Q1Q2Q3Q0RRD1,4D3,4D3,4D3,4D2,4DD1D2D3DSRDSLC41/210M03SASBCLKSRG47419474194逻辑电逻辑电路结构示意：路结构示意：1DQC1FiD0D1D2D3A1A0SASB1DQC1Fi+11DQC1Fi-1Qi-1QiQi+1Qi+1QiQi-1DiCLKRRRRD用两片用两片7419
43、4接成八位双向移位寄存器接成八位双向移位寄存器5.5.2.3 5.5.2.3 寄存器应用举例寄存器应用举例 集成电路双向移位寄存器集成电路双向移位寄存器(74LS194)(74LS194)应用应用并行输入数据并行输入数据右移串入右移串入数据数据控制端控制端输出输出清清0 0端端时钟时钟左移串入左移串入数据数据Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CRMBMACP74LS194Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CRMBMACP74LS194双向移位寄存器双向移位寄存器74LS19474LS194的功能的功能CR CP MB MA Q0 Q1
44、 Q2 Q3 0 0 0 0 0 1 0 0 保持保持 1 0 1 DSR 右移一位右移一位 1 1 0 左移一位左移一位 DSL 1 1 1 D0 D1 D2 D3 (并行输入并行输入)用双向移位寄存器用双向移位寄存器74LS19474LS194组成组成节日彩灯节日彩灯控制电路控制电路Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CRMBMACP74LS194+5V+5VMB=0,MA=1右移控制右移控制Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CRMBMACP74LS194+5V1CP1 1秒秒Q=0时时LED亮亮清清0 0按键按键1k 二极管二极管
45、发光发光LED计数器计数器是用来累计脉冲数目的，是用来累计脉冲数目的，还可以用作分频、定时和数学运算。还可以用作分频、定时和数学运算。加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器二进制计数器二进制计数器十进制计数器十进制计数器任意进制计数器任意进制计数器同步计数器同步计数器异步计数器异步计数器 二进制数是用二进制数是用0 0和和1 1两个数字表示两个数字表示,加加1 1计计数数,逢逢2 2进进1 1，由于双稳态触发器有，由于双稳态触发器有“0”0”和和“1”1”两个状态，所以，两个状态，所以，一个触发器一个触发器可以可以表示一位表示一位二二进制数，如果要进制数，如果要表示表示n
46、 n位位二进制就二进制就得用得用n n个触发个触发器器 （一）（一）二进制计数器二进制计数器异步计数器的分析异步计数器的分析在异步计数器中，有的触发器直接受输入计数在异步计数器中，有的触发器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，因此各个触发器状态信号作为自己的时钟脉冲，因此各个触发器状态变换的时间先后不一，故被称为变换的时间先后不一，故被称为“异步计器异步计器”。例例1.1.三位二进制异步加法计数器。三位二进制异步加法计数器。(5-21)Q2Q1Q00 0 00 0 10 1 0Q0 Q1结论：结论：1.1.各
47、触发器间时钟不一致，各触发器间时钟不一致，所以称异步计数器；所以称异步计数器；2.Q2.Q2 2Q Q1 1Q Q0 0各位间为二进制关系；各位间为二进制关系；3.3.计数从计数从000000开始到开始到111111结束，然结束，然后循环，所以称加法计数。后循环，所以称加法计数。011110001001100110101010异步计数器的优缺点：异步计数器的优缺点：优点：电路简单、可靠优点：电路简单、可靠缺点：速度慢缺点：速度慢思考题：思考题：试画出三位二进制异步减法计数试画出三位二进制异步减法计数器的电路图，并分析其工作过程。器的电路图，并分析其工作过程。(5-23)同步计数器的分析同步计数
48、器的分析在同步计数器中，各个触发器都受同一时钟脉在同步计数器中，各个触发器都受同一时钟脉冲输入计数脉冲的控制，因此，它们状态的更冲输入计数脉冲的控制，因此，它们状态的更新几乎是同时的，故被称为新几乎是同时的，故被称为“同步计数器同步计数器”。例例2.三位二进制同步加法计数器三位二进制同步加法计数器(5-25)分析步骤分析步骤:(5-27)任意进制计数器的分析任意进制计数器的分析(5-29)(5-30)结论：结论：（1 1）电路计数循环由）电路计数循环由000000到到100100，所为五进，所为五进制加法计数器。制加法计数器。（2 2）各触发器间）各触发器间CPCP不一致，所以为异步计不一致，
49、所以为异步计数。数。3.3.还可以用波形图显示状态转换表还可以用波形图显示状态转换表(略略 )1.1.异步二进制加法计数器异步二进制加法计数器用触发器组成计数器用触发器组成计数器QQRSJKJ K Qn+10 0 Qn0 1 01 0 11 1 Q nCPCP上升沿触发上升沿触发例例:用维用维阻型阻型J-KJ-K触发器组成触发器组成异步异步二进制加法计数器二进制加法计数器由由JK=11JK=11控制触发器控制触发器翻转计数翻转计数用用4 4个维个维阻型阻型J-KJ-K触发器组成触发器组成 4 4位位异步异步二进制加法计数器二进制加法计数器QQRSJKQQRSJKQQRSJKQQRSJKR 清清
50、0 0脉冲脉冲进位脉冲进位脉冲Q0Q1Q2Q3CP计数脉冲计数脉冲4 4位位异步异步二进制加法二进制加法计数器时序图计数器时序图1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16CPQ0Q1Q2Q3000010001000100011110000异步异步:各触发器不同时翻转各触发器不同时翻转,从低位到高位依次翻转从低位到高位依次翻转 CPCP的上升沿的上升沿Q Q0 0翻转翻转Q Q0 0的上升沿的上升沿Q Q1 1翻转翻转Q Q1 1的上升沿的上升沿Q Q2 2翻转翻转Q Q2 2的上升沿的上升沿Q Q3 3翻转翻转QQRSJKQQRSJKQQRSJKQQRSJKR
