1、1 第第 5章章 时序时序逻辑电路逻辑电路 5.3 时序逻辑电路的设计时序逻辑电路的设计5.2 时序时序逻辑电路的分析逻辑电路的分析5.1 概概 述述2数数 字字 系系 统统逻逻 辑辑 电电 路路组合逻辑电路组合逻辑电路5.1 概概 述述34观察一个电路观察一个电路这是串行加法器这是串行加法器55.1.1 5.1.1 时序逻辑电路的结构模型及特点时序逻辑电路的结构模型及特点1.结构模型：结构模型：62.时序逻辑电路的特点时序逻辑电路的特点 结构特点：结构特点：由由组合逻辑电路组合逻辑电路和和存储存储电路电路组成；组成；存储电路必不可少，存储电路由触发器或由具有反存储电路必不可少，存储电路由触发
2、器或由具有反馈回路的电路构成；馈回路的电路构成；逻辑特点：逻辑特点：任何时刻电路的输出不仅仅取决于任何时刻电路的输出不仅仅取决于该时刻的输入信号，而且还与电路的历史状态有关。该时刻的输入信号，而且还与电路的历史状态有关。(记忆功能记忆功能)5.1.2 5.1.2 时序逻辑电路的分类时序逻辑电路的分类 8莫尔型（莫尔型（Moore)：输出是现状态的函数。即输出仅输出是现状态的函数。即输出仅与当前状态有关，与外部输入无关。与当前状态有关，与外部输入无关。（多用于计数器）（多用于计数器）米里型（米里型（Mealy)：输出是现状态和输入的函数。输出是现状态和输入的函数。（多用于一般时序电路）（多用于一
3、般时序电路）按电路输出信号的特性分：按电路输出信号的特性分：9同步时序电路同步时序电路由统一的时钟控制的时序电路。由统一的时钟控制的时序电路。异步时序电路异步时序电路不受统一的时钟控制的时序电路。不受统一的时钟控制的时序电路。按触发器状态变化是否同步分：按触发器状态变化是否同步分：10完全确定时序电路：完全确定时序电路：输入为确定的逻辑变量，其取输入为确定的逻辑变量，其取值为值为0，或，或1。非完全确定时序电路：非完全确定时序电路：至少一个输入为随机变量，至少一个输入为随机变量，其值不确定，输出是输入的随机函数，而且输出与输入其值不确定，输出是输入的随机函数，而且输出与输入不再一一对应，呈现出
4、多值性。不再一一对应，呈现出多值性。按按变量的取值确定与否变量的取值确定与否分：分：115.2 时序逻辑电路的分析时序逻辑电路的分析分析目的分析目的根据给定逻辑电路，根据给定逻辑电路，确定电路的类型，确定电路的类型，找出电路的找出电路的逻辑功能逻辑功能12数码寄存器数码寄存器移位寄存器移位寄存器同步计数器同步计数器异步计数器异步计数器分析工具分析工具状态转移真值表状态转移真值表状态方程状态方程状态转移图状态转移图时序图时序图常见电路常见电路135.2.1 时序逻辑电路的分析步骤时序逻辑电路的分析步骤14例例1:分析图示时序逻辑电路分析图示时序逻辑电路解 1.写激励方程写激励方程:15 2.写状
5、态方程和输出方程写状态方程和输出方程:根据根据JK触发器特性方程：触发器特性方程：nnnQKQJQ116 3.列出状态转移真值表列出状态转移真值表:17 4.画出状态转移图画出状态转移图:18 5.画工作波形（时序图）画工作波形（时序图）:19 6.结论结论 该电路是一个具有该电路是一个具有自启动性自启动性的同步的同步6进制进制计计数器。数器。20例例5-1 分析图示时序逻辑电路分析图示时序逻辑电路215.2.2 小规模同步计数器小规模同步计数器计数计数 统计时钟脉冲的个数统计时钟脉冲的个数 计数器计数器 能够完成对时钟脉冲计数操能够完成对时钟脉冲计数操作的电路称为计数器作的电路称为计数器计数
6、器的用途计数器的用途 计数计数、分频、定时、分频、定时、数字运算等数字运算等22计数器分类计数器分类加法（增量）计数器加法（增量）计数器减法（减量）计数器减法（减量）计数器可逆计数器可逆计数器二进制计数器二进制计数器非二进制计数器非二进制计数器可变模值计数器可变模值计数器同步计数器同步计数器异步计数器异步计数器按计数进按计数进制制(模值模值)分分按时钟控制类型按时钟控制类型分分按按计数增减规律计数增减规律分分23 激励信号（驱动方程）：激励信号（驱动方程）：例例5-2 分析图示时序逻辑电路分析图示时序逻辑电路nnnnnnQKQJQKQJQKQJ121201012020 输出方程：输出方程：nn
7、nQQQF210 状态方程：状态方程：nnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQ12121120101011202021024 列状态转移表、画状态图和时序图。列状态转移表、画状态图和时序图。25265.2.3 集成同步计数器集成同步计数器1.4位二进制同步计数器（异步清除）位二进制同步计数器（异步清除）741612.十进制同步计数器（异步清除）十进制同步计数器（异步清除）741603.4位二进制同步计数器（同步清除）位二进制同步计数器（同步清除）741634.同步计数器的同步计数器的应用应用5.同步计数器的同步计数器的级联级联27输入端子输入端子D0D3 并行数
8、据输入并行数据输入CTT，CTP 计数控制输入计数控制输入CP 时钟输入时钟输入CR 异步清异步清0输入输入 LD 置入控制输入置入控制输入输出端子输出端子Q0Q3 数据输出数据输出CO 进位输出进位输出1 1.4 4位二进制同步计数器位二进制同步计数器(异步清除异步清除)7416174161 电路电路:输入输出端子输入输出端子:n0n1n2n3QQQQCO28 功能表功能表:292 2.十进制同步计数器（异步清除）十进制同步计数器（异步清除）7416074160n0n3QQCO 逻辑符号逻辑符号:功能表功能表:303 3.4 4位二进制同步计数器（同步清除）位二进制同步计数器（同步清除）74
9、16374163 逻辑符号逻辑符号:功能表功能表:n0n1n2n3QQQQCO312、总结功能：模、总结功能：模10计数器计数器解解：1、列出状态转移真值表、列出状态转移真值表例例1：分析由：分析由74161构成的电路。构成的电路。4.4.同步计数器的应用同步计数器的应用（1 1）计数）计数322、总结功能：模、总结功能：模11计数器计数器解解：1、列出状态转移真值表、列出状态转移真值表例例2：分析由：分析由74161构成的电路。构成的电路。332、总结功能：模、总结功能：模6计数器计数器解解：1、列出状态转移真值表、列出状态转移真值表例例3：分析由：分析由74160构成的电路。构成的电路。3
10、42、总结功能：模、总结功能：模6计数器计数器解解：1、列出状态转移真值表、列出状态转移真值表例例4：分析由：分析由74160构成的电路。构成的电路。352、总结功能：模、总结功能：模12计数器计数器解解：1、列出状态转移真值表、列出状态转移真值表例例5：分析由：分析由74163构成的电路。构成的电路。362、总结功能：模、总结功能：模7计数器计数器解解：1、列出状态转移真值表、列出状态转移真值表例例6：分析由：分析由74163构成的电路。构成的电路。（2 2）分频）分频3738（3 3）构成顺序脉冲发生器构成顺序脉冲发生器 5-18 8路顺序脉冲发生器路顺序脉冲发生器39（4 4）构成脉冲序
11、列发生器）构成脉冲序列发生器图图 5-19 7位位1110010脉冲序列发生器脉冲序列发生器40（1）同步级联同步级联采用级联方式获得的计数器模值为采用级联方式获得的计数器模值为 M M1 M2 Mn显然，显然，M是一个非质数、大整数模值是一个非质数、大整数模值5.5.同步计数器的级联同步计数器的级联41例例1：分析由：分析由74160构成的电路。构成的电路。解解：计数计数模模制为制为4842例例2：分析由：分析由74163构成的电路。构成的电路。解解：计数计数模模制制为为19743（2）异步级联）异步级联例例3：分析由：分析由74160构成的电路。构成的电路。解解：计数计数模模制制为为724
12、5例例1:分析图示时序逻辑电路分析图示时序逻辑电路 时钟方程：时钟方程：输出方程：输出方程：驱动方程：驱动方程：1423121Q CPQ CP Q CPCPCP111143243324211KQQJKJKQJKJnnnnnQQZ14解解:1）写出各级触发器的时钟方程、驱动方程和输出方程）写出各级触发器的时钟方程、驱动方程和输出方程5.2.4 小规模异步计数器小规模异步计数器462）写出各级触发器的状态方程）写出各级触发器的状态方程 143214231312412111QQQQQQQQQQQQCPQQnnnnnnnnnnn473）列状态转移表、画状态图和时序图）列状态转移表、画状态图和时序图 4
13、849状态转移图：状态转移图：时序图：时序图：501.1.递增异步计数器递增异步计数器下降沿触发器能构成下降沿触发器能构成升序升序（递增）（递增）计数器计数器512.2.递减异步计数器递减异步计数器上升沿触发器能构成降序上升沿触发器能构成降序（递减）（递减）计数器计数器525.2.5 集成异步计数器集成异步计数器1.二二-五五-十进制十进制异步计数器异步计数器74902.双十进制异步计数器双十进制异步计数器743903.异步计数器的异步计数器的级联级联531.1.二二-五五-十进制异步计数器十进制异步计数器7490749054CT7490：2-5-10进制异步计数器进制异步计数器4个触发器个触
14、发器（CP1独立触发独立触发FF0实现二分频实现二分频，CP2独立触发独立触发FF1、FF2、FF3构成的五分频计数器）构成的五分频计数器）异步清异步清0输入输入 R01、R02异步置异步置9输入输入 S91、S92可实现可实现 8421BCD 和和 5421BCD计数计数55 功能表功能表:56集成中规模异步计数器集成中规模异步计数器 749057集成中规模异步计数器集成中规模异步计数器 7490582.2.双十进制异步计数器双十进制异步计数器74 39074 390592.总结功能：模总结功能：模7计数器计数器解解：1.列出状态转移真值表列出状态转移真值表例例1：分析由：分析由74 90构
15、成的电路。构成的电路。603.3.异步计数器的级联异步计数器的级联61例例2：分析由：分析由74 90构成的电路。构成的电路。解解：模制为模制为18。625.2.6 小规模寄存器和移位寄存器小规模寄存器和移位寄存器图图5-37 数据存取操作示意图数据存取操作示意图631.并入并出寄存器并入并出寄存器4bit：Nibble 8bit：Byte642.串入串出移位寄存器串入串出移位寄存器65663.串入并出移位寄存器串入并出移位寄存器674.并并入串出移位寄存器入串出移位寄存器5.双向移位寄存器双向移位寄存器696.移位寄存器型计数器移位寄存器型计数器（1）环形计数器）环形计数器（Ring Cou
16、nter）特点：特点：首尾相连首尾相连 模值模值M=n（n n为触发器的级数为触发器的级数）70模值为模值为1071（2）扭环形计数器）扭环形计数器（Twisted Counter）（Johnson Counter 约翰逊计数器）约翰逊计数器）特点：特点：首尾交叉相连首尾交叉相连 模值模值M=2n72强迫置位强迫置位法法解决自启动解决自启动(原则：使用原则：使用器件少，连线器件少，连线少；恢复时间快少；恢复时间快；不；不影响有效影响有效循环）循环）735.2.7 集成移位寄存器集成移位寄存器1.集成集成4位双向位双向移位寄存器移位寄存器741942.中规模移位寄存器的串并转换中规模移位寄存器的
17、串并转换741 1.集成集成4 4位双向移位寄存器位双向移位寄存器7419474194输入端子输入端子D0D3 并行数据输入并行数据输入S1、S0 工作方式控制输入工作方式控制输入CP 时钟输入时钟输入CR 异步清异步清0输入输入 输出端子输出端子Q0Q3 数据输出数据输出 输入输出端子输入输出端子:SL、SR 左右移串行数据输入左右移串行数据输入 4位双向移位寄存器位双向移位寄存器74194功能表功能表76【例例5-10】分析分析194构成的电路构成的电路(a)74194构成环形计数器构成环形计数器电路是否具备自启动电路是否具备自启动特性特性？请检验。？请检验。(b)74194构成扭环形计数
18、器构成扭环形计数器电路是否具备自启动电路是否具备自启动特性特性？请检验。？请检验。7879模值模值M2n=24=8状态利用率稍高；环状态利用率稍高；环形计数器和扭环形计形计数器和扭环形计数器都具有移存型的数器都具有移存型的状态变化规律，但它状态变化规律，但它们都们都不具有自启动性不具有自启动性 检验扭环形计数器的自启动特性检验扭环形计数器的自启动特性 80（n n为触发器的级数）为触发器的级数）(c)74194构成变形扭环形计数器构成变形扭环形计数器81 检验变形扭环形计数器的自启动特性检验变形扭环形计数器的自启动特性有自启动特性有自启动特性2.2.中规模中规模移位寄存器的串并转换移位寄存器的
19、串并转换8283（1）实现）实现7位数据的串入位数据的串入/并出转换并出转换84（2）实现）实现7位数据的并入位数据的并入/串出转换串出转换移位寄存器应用实例：移位寄存器应用实例：十字路口的交通信号灯电路十字路口的交通信号灯电路85865.3 时序逻辑电路的设计时序逻辑电路的设计875.3.1 采用中规模集成器件实现任采用中规模集成器件实现任意模值计数（分频）器意模值计数（分频）器方法：方法：利用利用MSI计数器计数器的的清清0、置数控制、置数控制端端 方法一：方法一：利用利用清除端的反馈复位法清除端的反馈复位法（或称反馈（或称反馈清清零零法）法）方法二：方法二：利用利用置入控制端的反馈置位法
20、（或称反馈置数法置入控制端的反馈置位法（或称反馈置数法）思路思路：集成集成计数器计数器+反馈电路反馈电路 任意任意模值计数器模值计数器措施：措施：在在N进制计数器的顺序计数过程中进制计数器的顺序计数过程中，用用反馈方法反馈方法使使之跳之跳过过（NM）个状态，只在个状态，只在M个状态中循环，从而得到个状态中循环，从而得到M计数分计数分频器。频器。881.1.利用清除利用清除端的反馈复位法端的反馈复位法设计思想设计思想：从从全全0状态状态S0开始开始计数，计满计数，计满M个状态个状态后后为为SM-1，产生产生清清0信号信号，反馈复位反馈复位到到初态初态，循环。循环。设计提问：设计提问：当当Q3 Q
21、0？?时，使时，使 0，实现异（同）步清零？，实现异（同）步清零？CR（1）异步清零方式：）异步清零方式：74160、74161、7490等等（2）同步清零方式：）同步清零方式：74163等等010MSSS 用用SM状态状态进行译码产生清进行译码产生清0信号信号并反馈到异步清并反馈到异步清0端端，SM为暂态为暂态010MSSS 用用SM-1状态状态进行译码产生清进行译码产生清0信号信号并反馈并反馈到到同同步步清清0端端，无暂态无暂态（1）回答提问：当）回答提问：当Q3 Q01010时使时使 0，实现异步清零功能，实现异步清零功能，此时此时1010为为 CR例例1.用用4位二进制同步计数器位二进
22、制同步计数器74161实现模实现模10计数器计数器解解(2)列出状态转移表列出状态转移表,利用卡诺图求利用卡诺图求“清零清零”信号信号90（3）画出电路联接图。）画出电路联接图。31nnCRQQ91（4）工作波形。）工作波形。92例例2.用用4位二进制同步计数器位二进制同步计数器74163实现模实现模10计数器计数器解解（1）回答提问：当）回答提问：当Q3 Q01001时时使使 0，实现同步实现同步清零功能清零功能，CR93例例3：用：用7490芯片实现模芯片实现模7计数器。计数器。解解94例例4：用两片：用两片160实现模实现模61计数分频电路。计数分频电路。95例例5：用两片：用两片161
23、实现模实现模61计数分频电路。计数分频电路。96用两片用两片163实现模实现模61计数计数分频电路。分频电路。97例例6：用两片：用两片90实现模实现模61计数分频电路。计数分频电路。要求要求:采用采用 8421BCD计数，异步清零方案计数，异步清零方案98例例7：用两片：用两片90实现模实现模61计数分频电路。计数分频电路。要求要求:采用采用 5421BCD计数，异步清零方案计数，异步清零方案992.2.利用置入控制利用置入控制端的端的反馈反馈置位法置位法设计思想设计思想：利用置入控制端，计数器利用置入控制端，计数器从从预置数预置数Si状态状态开始计数，开始计数，计满计满M个状态个状态后后为
24、为Si+M，产生，产生置数置数信号，信号，反馈反馈到到预置数预置数Si状态，状态，循环。跳越了（循环。跳越了（N-M）个状态。）个状态。设计提问：设计提问：1)当当 =0时，同步并入数据时，同步并入数据 D3 D0？?2)当当Q3 Q0？?时使时使 0，实现同步并入功能？，实现同步并入功能？LDLD计数循环的开始计数循环的开始计数循环的结束计数循环的结束74160,74161,74163：设计提问：当设计提问：当 =1时，异步并入数据时，异步并入数据 91)当当Q3 Q0？?时使时使 1，实现异步置，实现异步置9功能？功能？S91S9174 90：S91S91 例例1：用用74161芯片设计模
25、芯片设计模10计数器。计数器。设计提问：设计提问：1)当当 =0时，时，同步并入数据同步并入数据 D3 D0？?2)当当Q3 Q0？?时使时使 0，实现同步并入功能？，实现同步并入功能？LDLDN为计数芯片的最大模制为计数芯片的最大模制方案一：利用方案一：利用CO的方案的方案方案二：利用方案二：利用CO且状态含全零的方案且状态含全零的方案方案方案三三：任意截取状态的方案：任意截取状态的方案103解解例例2：用用7490芯片实现模芯片实现模7计数器。计数器。要求：采用要求：采用5421码计数；并用异码计数；并用异步置步置9端。端。例例3：用：用74161芯片设计模芯片设计模72计数器。计数器。1
26、053.3.设计可变模值同步计数器设计可变模值同步计数器例例4：用一片：用一片161设计一个可变模值同步设计一个可变模值同步计数器。当计数器。当K0时，实现模时，实现模5计数；计数；当当K1时，实现模时，实现模13计数。计数。106设计目的设计目的根据具体逻辑要求，根据具体逻辑要求，设计出完成该逻辑功能的设计出完成该逻辑功能的最简电路最简电路。5.3.2 采用小规模器件设计采用小规模器件设计时序逻辑电路的一般过程时序逻辑电路的一般过程最简的概念？最简的概念？1.使用触发器个数最少使用触发器个数最少 2.与之相配合使用的门电路个数最少与之相配合使用的门电路个数最少107时序电路时序电路设计步骤设
27、计步骤例例1 设计一个二进制序列脉冲检测电路，当连续输入信设计一个二进制序列脉冲检测电路，当连续输入信号号1101时，电路输出为时，电路输出为1，否则输出为，否则输出为0。解解第第1 1步步 建立建立原始状态图和状态原始状态图和状态表表请注意：请注意：串入串入的二进制序列是随机的，可能要记忆的状态有多少？的二进制序列是随机的，可能要记忆的状态有多少？答：答：3位二进制数共八个状态位二进制数共八个状态108000 001 010 011 100 101 110 111 A、B、C、D、E、F、G、H第第1步步 建立原始状态图和状态表建立原始状态图和状态表原始状态转移图原始状态转移图110原始状态
28、表原始状态表111第第2步步 状态简化状态简化（实质是状态合并（实质是状态合并）画画隐含隐含表；表；填隐含填隐含表；表；寻找全部等价状态寻找全部等价状态对；对；求出全部求出全部最大最大等价类（采用作图法），进行等价类（采用作图法），进行状态状态合并合并，列出简化，列出简化状态表状态表。【概念】【概念】等价；转移效果；等价；转移效果；隐含表；隐含表；最大等价类；等价类集最大等价类；等价类集112 概念概念1 两状态等价的条件：两状态等价的条件：在所有输入条件下，两状态对应输出完全相在所有输入条件下，两状态对应输出完全相同；同；在所有输入条件下，两状态转移效果完全相在所有输入条件下，两状态转移效果
29、完全相同。同。必要条件必要条件充分条件充分条件等价状态可以合并等价状态可以合并等价的性质：等价状态有传递性。等价的性质：等价状态有传递性。S1 和和 S2等价，等价，S2和和S3等价，则等价，则S1 和和 S3也等价。也等价。次态相同；（次态相同；（注意两状态注意两状态S1 和和 S2 的的等价隐含条件等价隐含条件等价的情况）等价的情况）次态交错或维持现态；次态循环；次态交错或维持现态；次态循环；概念概念2两个状态转移效果相同的三种可能：两个状态转移效果相同的三种可能：概念概念3隐含表隐含表 隐含条件的列表，可以隐含条件的列表，可以求全部等价状态对求全部等价状态对概念概念4最大等价类最大等价类
30、例如：有一时序系统的状态等价图：例如：有一时序系统的状态等价图：114115第第2步步 状态简化状态简化（实质是状态合并（实质是状态合并）画画隐含隐含表；表；填隐含填隐含表；表；寻找全部等价状态寻找全部等价状态对；对；求出全部求出全部最大最大等价类（采用作图法），进行等价类（采用作图法），进行状态状态合并合并，列出简化，列出简化状态表状态表。画画隐含表隐含表（左竖无（左竖无“头头”，下横无，下横无“尾尾”）填隐含表填隐含表在隐含条件中包括（含有）非等价状态对的对应状态所在的方格在隐含条件中包括（含有）非等价状态对的对应状态所在的方格中打中打“”。并反复进行，直到排除所有非等价状态对为止。并反复
31、进行，直到排除所有非等价状态对为止。全部等价状态对：全部等价状态对：（AC），（），（AE），（），（BF），（），（CE），（），（DH）寻找全部等价状态对寻找全部等价状态对118寻找寻找最大最大等价类（等价类（采用作图法），进行状态合采用作图法），进行状态合并，列出简化状态表并，列出简化状态表作图法，找到等价对的最大集合，即最大等价类作图法，找到等价对的最大集合，即最大等价类全部等价状态对：全部等价状态对：（AC），（），（AE），（），（BF），（），（CE），（），（DH）119120状态分配状态分配:将简化后的状态表中各状态赋将简化后的状态表中各状态赋予二进制代码（状态编码）予二进制
32、代码（状态编码）1.选择代码位数：选择代码位数：2.选择合适编码选择合适编码Mlogn2第第3步步 状态分配（状态编码）状态分配（状态编码）方法：由次态卡诺图得到状态转移方程，经逻辑函数对照，确方法：由次态卡诺图得到状态转移方程，经逻辑函数对照，确定激励。定激励。一般选择一般选择D触发器、触发器、JK触发器。触发器。第第4步步 选择触发器的选择触发器的类型类型，求出触发器的激励方，求出触发器的激励方程和输出程和输出函数。函数。123第第5步步 检验电路自启动特性检验电路自启动特性第第6步步 画画逻辑图逻辑图例例1 设计模设计模6同步计数器。同步计数器。解解5.3.3 采用小规模器件设计计数器采
33、用小规模器件设计计数器方案一：选方案一：选3位自然二进制代码位自然二进制代码第第1步步 建立状态图（即简化状态图）建立状态图（即简化状态图）124第第2步步 状态分配（状态编码）状态分配（状态编码）1251）可选择的触发器：）可选择的触发器：D触发器或触发器或JK触发器。触发器。选选JK触发器触发器2）求时钟方程：同步方案。）求时钟方程：同步方案。3）求激励方程和输出方程：）求激励方程和输出方程：第第3步步 选择触发器的选择触发器的类型类型，求出触发器的激励方，求出触发器的激励方程和输出程和输出函数。函数。采用卡诺采用卡诺图图求解的方法：求解的方法：根据状态图画出次态和输出的卡诺图根据状态图画
34、出次态和输出的卡诺图由次态卡诺图得到状态转移方程，经逻辑函数对照，确定激励。由次态卡诺图得到状态转移方程，经逻辑函数对照，确定激励。一般选择一般选择D触发器、触发器、JK触发器。触发器。根据卡诺图求输出方程根据卡诺图求输出方程第第4步步 检验检验电路自启动电路自启动特性特性方法：将无效状态代入状态方程计算即可。方法：将无效状态代入状态方程计算即可。110 111 000（有效状态有效状态）满足自启动特性。满足自启动特性。画状态转移图画状态转移图129第第6步步 画逻辑图画逻辑图130方案二：选方案二：选3位移存码位移存码131根据状态图画出卡诺图根据状态图画出卡诺图132检验检验电路自启动电路
35、自启动特性：特性：101 010，010101修改设计，打破堵塞：修改设计，打破堵塞：令令101 011133画状态转移图画状态转移图画逻辑图画逻辑图134第第5章章 小结小结1.熟练掌握小规模时序电路的分析方法熟练掌握小规模时序电路的分析方法（同步、异步计数器、移位寄存器）（同步、异步计数器、移位寄存器）2.熟练掌握小规模时序电路（同步计数器）熟练掌握小规模时序电路（同步计数器）的设计方法的设计方法3.熟练掌握中规模时序电路的分析方法熟练掌握中规模时序电路的分析方法 （74194;74160,161,163;7490芯片）芯片）4.熟练掌握中规模时序电路的设计方法熟练掌握中规模时序电路的设计方法 （74160,161,163;7490芯片芯片12片）片）135第第5章作业章作业P195:2（a），），3，5，6（c），），7，8（b），），9（b），），10（a），），12，15，16，17，18，21，22，23，26
