1、数电期末最强总结PrefaceTalents come from diligence and knowledge is gained by accumulation.亡羊补牢，未为晚也亡羊补牢，未为晚也加油！加油！2015统计表一、数字逻辑设计：一、数字逻辑设计：组合逻辑电路分析题组合逻辑电路分析题9%组合逻辑电路设计题组合逻辑电路设计题8%时序电路器件原理理解时序电路器件原理理解12%D触发器、触发器、J-K触发器等触发器等13%时序：二进制计数器分析与设计时序：二进制计数器分析与设计13%时序：移位寄存器分析与设计时序：移位寄存器分析与设计10%时序：移位寄存型计数器分析与设计时序：移位寄
2、存型计数器分析与设计12%时序电路分析与设计中重点步骤：状态图、波形图时序电路分析与设计中重点步骤：状态图、波形图16%这些都太简单，我只有直接回复订阅号告诉你们了！这些都太简单，我只有直接回复订阅号告诉你们了！2%听课目标听课目标只要考试能过就行啊只要考试能过就行啊查漏补缺有所提高查漏补缺有所提高26%我可是为了刷到满绩来的我可是为了刷到满绩来的73%提升学科能力才是最重要的（文献查找、实验设计）提升学科能力才是最重要的（文献查找、实验设计）学习学科的前沿知识学习学科的前沿知识学习步骤 Step 1Step 2Step 3 期中前重要知识点整理期中前重要知识点整理 第七章重点知识点整理第七章
3、重点知识点整理 第八章重点知识点整理第八章重点知识点整理Step 4 综合复习综合复习OK考试重点-题型与主要内容 题型：填空、选择题、分析题、设计题。题型：填空、选择题、分析题、设计题。内容主要：期中考试以后学习的内容，占内容主要：期中考试以后学习的内容，占 70-80%以上。另外如数选、二进制译码器及以前以上。另外如数选、二进制译码器及以前部分内容可能会在大题中使用。部分内容可能会在大题中使用。考试重点-组合部分 1、三态器件、异或门、校验电路和比较器、三态器件、异或门、校验电路和比较器 2、加法器、累加器和组合乘法器、加法器、累加器和组合乘法器 3、数据选择器、二进制译码器、数据选择器、
4、二进制译码器 4、卡诺图化简、卡诺图化简 5、BCD码等基本知识的应用码等基本知识的应用考试重点-时序部分-第7章 1、锁存器结构与性能、锁存器结构与性能 2、D触发器结构性能及相关电路触发器结构性能及相关电路 3、有限状态机表达和分析、有限状态机表达和分析 计数器、序列信号发生器计数器、序列信号发生器 序列信号检测器序列信号检测器 状态分析、转移列表设计、系统分解设计状态分析、转移列表设计、系统分解设计 4、同步状态机的概念、同步状态机的概念考试重点-时序部分-第8章 二进制计数器的规模化设计二进制计数器的规模化设计 二进制计数器的典型应用二进制计数器的典型应用 移位寄存器结构和典型应用移位
5、寄存器结构和典型应用 移位寄存器型计数器的应用移位寄存器型计数器的应用时序部分-第9章ROM基本概念A/S,D/A一、组合电路重点知识回顾 进制转换（进制转换（10,2,8,16）补码系统（概念、运算）补码系统（概念、运算）编码（编码（8421BCD,2421BCD,余余3码，格雷码）码，格雷码）关于函数的基本概念关于函数的基本概念 表达一个函数的方法表达一个函数的方法 典型芯片的运用（二进制译码器、显示译码器、数典型芯片的运用（二进制译码器、显示译码器、数据选择器、优先编码器、全加器、比较器、奇偶校据选择器、优先编码器、全加器、比较器、奇偶校验电路）验电路）NOTES:bit（位）（位）1
6、byte(1个字节个字节)=8bitsMEMORY:256M=256M Bytes1KB=1024 Bytes1MB=1024*1024 Bytes1GB=1024*1024*1024 Bytes进制转换（10,2,8,16）What is the range of representable number,if you have n-bit binary number?02n-1 十进制转二进制十进制转二进制 整数部分的转换：除以整数部分的转换：除以2取余取余,倒着数。倒着数。小数部分的转换：乘小数部分的转换：乘2取整取整,正着数。正着数。八进制转二进制八进制转二进制 十六进制转二进制十六进
7、制转二进制Sum up for theComplement (总结)Complement Number Systemssigned-magnitude system(010001)(101111)(010001)(110001)+1710-1710不变不变+1710-1710符号符号位改位改变变符号位不变其符号位不变其余按位取反加余按位取反加1.连同符连同符号位一号位一起按位起按位取反加取反加1.连同符号位连同符号位一起按位取一起按位取反加反加1.符号符号位改位改变变Sum up for the Complement (总结)1.Positive number has the same：Sig
8、n-Magnitude,Ones Complement,and Twos-Complement(正数的原码、反码、补码相同)2.MSB(the sign bit):1=minus;0=plus Weight of the MSB:-2n-1 台积电采用开放型的管理模式，展开主动、积极、热忱、开放的服务，摒弃被动、消极、冷漠、保守的服务态度。此外，兼顾员工福利，照顾到股东的权益，努力反馈社会，也是台积电的企业文化之一。这些企业文化为台积电塑造了良好的企业形象，奠定了顾客满意的基础。博物馆里面陈列着很多古董车，每个楼层都有一位服务人员站在一个角落等着为客人服务。如果客人存在疑问向服务人员走过去的时
9、候，他用眼神余光看到客人过来，就会立刻把身体转过来准备服务。（2）竞争性磋商响应文件目录（3）独立性原则：评标工作在评标委员会内部独立进行，不受外界任何因素的干扰和影响。(四)具有较高的综合素质，创新意识、业务能力、组织协调能力、语言文字和口头表达能力较强。9.4.4 成交供应商未按磋商文件要求交纳履约保证金的；（1）客观性原则：评标委员会将按照招标文件的要求，对投标人的投标文件进行认真评审；对投标文件的评审仅依靠投标文件本身，而不依靠投标文件以外的任何因素。请阅读下文，回答相应的问题。3.1经评标委员会评议认定有下列情形之一的，属于投标人相互串通投标：（2）统一性原则：评标委员会将按照统一的
10、评标原则和评标方法，用同一标准进行评标。产品的多元化，对达到顾客满意具有重要的意义。同样道理，单一的服务标准也不能满足所有的顾客。因此，要根据顾客需要对服务标准进行区隔划分。例如时下流行的足浴，师傅会询问顾客水的温度如何：顾客觉得烫就加点冷水，顾客觉得水冷就加点热水。这是提供差异化的服务。2.6 Twos Complement Addition and Subtraction(二进制补码的加法和减法)we define x to be the twos complement representation of x x+y=(x+y)x-y=(x+-y)x为为x在补码系统中的表示。在补码系统中的
11、表示。X为为6 10，x为为01102s-complementX为为-610，x为为10102s-complement注意区分：x在补码系统中的表示x和对一个数对一个数x求补码为求补码为2n-x的区别！的区别！2.6.3 the rule for detecting overflow （溢出的判断规则）(P41)1.对于二进制补码，加数的符号相同对于二进制补码，加数的符号相同，和的符号与加数的符号不同，和的符号与加数的符号不同,则有溢则有溢出出.2.最高数值位产生的进位与符号位产最高数值位产生的进位与符号位产生的进位不同则有溢出生的进位不同则有溢出.3.扩展符号位后运算，判断运行结果扩展符号位
12、后运算，判断运行结果中两个符号位是否相同中两个符号位是否相同,不同则有溢出不同则有溢出.BCD(8421)BCD(8421)码码 2421 2421 码码 余余 3 3 码码(excess-3)(excess-3)二五混合码二五混合码(biqunary code)(biqunary code)(an error-detecting property 具有具有检错特性检错特性)1010中取中取1 1码（码（1-out-of-10 code1-out-of-10 code）加权码加权码（Weighted Code Weighted Code）自反码自反码 (self-complementing)T
13、able 2-9(P49).(P50)格雷码Duality and Complement(对偶和反演)(P194.P195)对偶对偶(Duality)(Duality)：FD(X1,X2,Xn,+,)=F(X1,X2,Xn,+,)反演反演(Complement)(Complement)：F(X1,X2,Xn,+,)=F(X1,X2,Xn,+)F(X1,X2,Xn)=FD(X1,X2,Xn)正逻辑约定和负逻辑约定互为对偶关系正逻辑约定和负逻辑约定互为对偶关系 Truth table Truth table 真值表真值表 product term 乘积项乘积项 sum term 求和项求和项 su
14、m-of-products expression“积之和积之和”表达式表达式 product-of-sums expression “和之积和之积”表达式表达式 n-variable minterm n n 变量最小项变量最小项 n-variable maxterm n n 变量最大项变量最大项 normal terms 标准项标准项 canonical sum 标准和标准和 canonical product 标准积标准积 最小项之和最小项之和 最大项之积最大项之积4.1.6 Standard Representations of Logic Functions(P196)ABCABCABC
15、ABCABCABCABCABCm0m1m2m3m4m5m6m7 mintermminterm0 0 0 00 0 1 10 1 0 20 1 1 31 0 0 41 0 1 51 1 0 61 1 1 7ABCrowA+B+CA+B+CA+B+CA+B+CA+B+CA+B+CA+B+CA+B+CM0M1M2M3M4M5M6M7 maxtermmaxtermMinterms and Maxtermsm5?M5F=X,Y,Z(0,3,4,6,7)=X.Y.Z+X.Y.Z +X.Y.Z+X.Y.Z +X.Y.ZX,Y,Z(0,3,4,6,7):is a minterm list.(最小项列表最小项列
16、表)“the sum of minterms 0,3,4,6,and 7 with variables X,Y,and Z.”F=X,Y,Z(1,2,5)=(X+Y+Z).(X+Y+Z).(X+Y+Z)X,Y,Z(1,2,5)is a maxterm list.(最大项列表)Relationship of Minterm and Maxterm11101001G0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 0A B CF(ABC)=A+B+C(ABC)=A+B+C(ABC)=A+B+CMi=mi)6,5,3(,CBAF )7,4,
17、2,1,0(,CBAF mi=Mi)6,5,3(,FGCBA 标号互补标号互补Karnaugh Maps(P212）step 填写卡诺图 圈组：找出可以合并的最小项 组(圈)数最少、每组(圈)包含的方块数最多 方格可重复使用，但至少有一个未被其它组圈过 圈组时应从合并数最小的开始 读图：写出化简后的乘积项 消掉既能为0也能为1的变量 保留始终为0或始终为1的变量积之和形式：积之和形式：0 反变量反变量 1 原变量原变量6.4加强对安全教育培训情况、持证上岗情况的监督检查，确保安全培训制度的落实使员工安全生产意识以及安全操作自我防护能力得到有效提高。23.2 履约保证金应不超过合同总价的百分之十
18、（10%），具体在本标书第二章“前附表”中规定。（五）、“账务管理”菜单（13）财务状况、缴纳税收和社会保障资金证明4.1 卖方应保证买方在使用本合同项下货物或货物的任何一部分时免受第三方提出的侵犯其专利权、商标权、著作权或其它知识产权引起的一切索赔和诉讼。第二条 工作目标处理抱怨的服务技巧百货公司会采取会员卡制度：当客户购买的商品累计到一个额度，就会得到一张贵宾会员卡，在公司周年庆典时向会员发放赠品。赠品很精致，每年到这个时候就会提醒这些客户，是某某百货公司的会员。即使是不贪小便宜的人士也会很高兴，认同这个百货公司。这是一种有效的经营策略。因此，通过与一般客户相区隔，这对吸引一些重要客户是很
19、有帮助的。11.1 本合同货物按照本标书第二章“前附表”中规定的以下第_种方式进行验收：环境评估是对竞争信息、消费意识、顾客需求、消费心理和消费行为的广泛调研，是规划和决策的基础。五、授予合同、采购业务：主要处理与采购相关的业务，比如商品的订货、入库、退货等，您可以通过登记相关的单据来实现，这些单据包括采购订货单、采购入库单及采购退货单等；5.2.7 使用部门负责编制适用的统计报表，按规定向有关部门报送统计结果；4.4.1 Static Hazards 静态冒险 (P225)static-1 hazard 静态静态-1型冒险型冒险 static-0 hazard 静态-0型冒险主要存在于主要存
20、在于“与或与或”电路中电路中AFAFSteady state is 1.F=(AA)=A+ASteady state is 0.F=(A+A)=AA主要存在于主要存在于“或与或与”电路中电路中 The 74x138 is a commercially available MSI 3-to-8 decoder.the 74x138 has active-low outputs.(P387)inputsoutputsEnable output使能输出，用于级联使能输出，用于级联EOGroup Select(选通输出选通输出)GSEI_L有效有效没有输入请求没有输入请求EO_L有效有效Enable
21、Inputs使能输入使能输入EI-LEI_L有效有效有输入请求有输入请求GS_L有效有效P411P411ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138EN1EN2_LEN3_LSSRC0SSRC1SSRC2冲突（冲突（fightingfighting）利用使能端进行时序控制利用使能端进行时序控制.三态器件允许信号共享单个三态器件允许信号共享单个“同线同线”（party line）典型的三态器件，进入高阻态比离开高阻态快典型的三态器件，进入高阻态比离开高阻态快PQWSDATAEN_L C B A Y Y_L1 X X X0 0 0 00 0 0 10 0 1 00 0 1 1
22、0 1 0 00 1 0 10 1 1 00 1 1 1 0 1D0 D0D1 D1D2 D2D3 D3D4 D4D5 D5D6 D6D7 D7Truth table for a74x151 8-input,1-bit multiplexer.ABCP4345.8.2 Parity Circuit奇偶校验电路 什么是奇偶校验什么是奇偶校验?奇偶校验位奇偶校验位+一组信号位一组信号位 基本定理：基本定理：基本概念：基本概念：使所有的使所有的1加起来为偶数或奇数加起来为偶数或奇数,来检来检测系统的方法称为奇偶校验法。测系统的方法称为奇偶校验法。A0 A1 An=1 变量为变量为1的个数是奇数的个数
23、是奇数0 变量为变量为1的个数是偶数的个数是偶数odd-parity circuit（奇校验电路）（奇校验电路）如果输入有奇数个如果输入有奇数个1，则输出为，则输出为1。even-parity circuit（偶校验电路）（偶校验电路）如果输入有偶数个如果输入有偶数个1，则输出为，则输出为1。P448The 74x280 9-bit parity generator 9 9位奇偶校验发生器位奇偶校验发生器74x28074x280（P449 P449 图图6 67171）ABCDEFGHIEVENODD74x280偶数个偶数个1时输出为时输出为1奇数个奇数个1时输出为时输出为174x856.9.
24、4 Standard MSI Comparatorsthe 74x85 4-bit comparator A0A1A2A3ALTBINAEQBINAGTBIN级联输入，用于扩展级联输入，用于扩展ALTBOUT=(AB高位高位A高位高位=B高位高位&A低位低位B低位低位ABAEQBOUT=(A=B)AEQBINAGTBOUT=(AB)+(A=B)AGTBINSerial Expanding Comparators(比较器的串行扩展)XD11:0YD11:03:07:411:8XY+5VABIABOA0A3B0B374x85ABIABOA0A3B0B374x85ABIABOA0A3B0B374x8
25、53 3片片74x8574x85构成构成1212位比较器位比较器低位低位高位高位AdderHalf adderYXSYXCOUTFull adderCINYXSCINYCINXYXCOUTAdderS/A=0:adder S/A=1:subtractorApplication of MSI adder:74x283class-exercises1 1、F=(A+B+DF=(A+B+D)(A+B(A+B+D)+D)(A+B+D(A+B+D)(A(A+C+D)+C+D)(A(A+C+D+C+D)FD=?F=?2、Using Karnaugh maps,find a minimal sum-of-p
26、roducts expression for each of the following logic function F.Indicate the distinguished 1-cells in each map.F=A,B,C,D(0,1,2,3,4,5,7,14,15)5.5严格执行安全生产的规定，做到安全生产，文明生产。7、“服务”系指招标文件规定投标人须承担的检验、技术支持、培训、售后服务以及其它相关的义务。第五条 “推优入党”程序1演练操作方法发生下列情形时，在买方对卖方违约而采取的任何补救措施不受影响的情况下，用书面形式通知卖方，提出终止全部或部分合同。成交候选供应商有本款情形
27、之一的，采购人将确定后一位成交候选供应商为成交供应商。依次类推。无法确定成交供应商的，采购人将重新组织采购。每天各中心药店人员要在早晚开晨会和晚会，把昨天的情况，今天的工作安排，明天的工作计划，详细研讨。会议要有详细的记录。、单据、报表打印格式设置，打印机设置等。服务人员应该从头做起，从心开始，展现出容貌、气质、谈吐、服饰、反应、姿态、精神面貌等多方面的美姿美仪，还应动静结合，注意走姿、手势以及手部修饰与保养等方面的礼仪和技巧（2）农村工作：33.3 中标的基本条件：5、处理好大厦使用初期的误报警问题 TO FILL YOUR ANSWERS IN THE“”（2 X10）1.2110=000
28、11111 GRAY (Assumed the number system is 8-bit long)2.ifX 10=+91，then X twos-complement=01011011 2，-Xtwos-complement=10100101 2(Assumed the number system is 8-bit long)3.To design a“1001001”serial sequence generator by shift registers,the shift register should need(5)bit at least.4.If use the simple
29、st state assignment method for 133 states，then need at least 8 state variables。5.If number A twos-complement=11111001 and B twos-complement=11010101,calculate-A-B twos-complement,-A+B twos-complement and indicate whether or not overflow occurs.-A-B twos-complement=00110010,overflow:no-A+B twos-compl
30、ement=11011100,overflow:no 6.One state transition equation is Q*=JQ+KQ。If we use D flip-flop to complete the equation，the D input terminal of D flip-flop should be have the function D=JQ+KQ。考卷实例考卷实例1 二.Combinational Circuit Analysis:101A 3-input truth table is shown below.Find the minimal sum-of-pro
31、ducts expression for the output F.5 The output function F=AB+AC+BC 2To find the minimal sum-of-products expression of F for F(X1,X2,X3,X4)=(1,3,5,7,9,11,12,13,14,15),(F is complement of F)5 F=X1X4+X2X4 三.Try to finish logical function F(W,X,Y,Z)=WXYZ（3,6,7,10,11,14）by one chip of 74X138 and one 8-in
32、put nand gate.10 解：解：F(W,X,Y,Z)=WXYZ（3,6,7,10,11,14）=WXYZ+WXYZ+WXYZ+WXYZ+WXYZ+WXYZ =Y（WX Z+WXZ+WXZ+WXZ+WXZ+WXZ）=Y WXZ（1,2,3,4,5,6）Answer：四.4_bit adder 74xx283s function table is shown as below.Design a combinational circuit with 4_bit input YY=(y3y2y1y0)and 6_bit output ZZ=(z5,z4,z1,z0)and to realiz
33、e the function Z=6Y,using one chip of 74283 and none logic gates.(0Y9)10GENERAL DESCRIPTION FOR 74XX283:The 74HC283 add two 4-bit binary words(An plus Bn)plus the incoming carry.The binary sum appears on the sum outputs(SUM1 to SUM4)and the out-going carry(COUT)according to the equation:CIN+(A1+B1)+
34、2(A2+B2)+4(A3+B3)+8(A4+B4)=SUM1+2SUM2+4SUM3+8SUM4+16COUTWhere(+)=plus.解：解：Z=6Y=(4+2)Y=4Y+2Y=(y3y2y1y000)+(0 y3y2y1y00)=(z5,z4,z1,z0)三、三、The circuit to the below realizes a combinational function F of four variables.Fill in the Karnaugh map of the logic function F realized by the multiplexer-based circuit.(6)
