1、第八章 双稳态触发器和时 序逻辑电路,第一节 基本双稳态触发器 第二节 钟控双稳态触发器 第三节 寄存器 第四节 计数器 第五节 集成计数器,习 题,目录,第一节 基本双稳态触发器,时序逻辑电路的概念 基本RS触发器,返 回,时序逻辑电路与输出状态不仅与输入变量有关，而且还与系统先前的状态有关。,时序逻辑电路的特点：,包括组合逻辑电路和具有记忆功能的电路或反馈延迟电路。 输入、输出之间至少有一条反馈路径。,触发器是时序逻辑电路的基本单元，是一种具有记忆功能的逻辑电路。能够储存一位二值信号。,一、时序逻辑电路,返回,双稳态触发器的特点：,具有两个能自行保持的稳定状态； 根据不同的输入信号可以置成
2、“1”状态或“0”状态； 在输入信号消失后，如果没有新的信号输入，能够保持原状态，直至下一个新的信号输入为止。,返回,二、基本RS 触发器,0,1,1,0,不 变,*不 定,RD0，SD=1 触发器复位为0态，称RD为复位端；RD1，SD=0 触发器置位为1 态，称SD为置位端。,1,0,0,1,0,1,1,0,1,Q,Q,RD、SD同为1， 触发器保持原状态； RD、SD同为0，触发器状态无法确定，此情况应避免。,返回,与非门组成的RS触发器为负脉冲有效。,基本RS触发器的约束条件是 RDSD1,逻辑符号,负脉冲有效,基本RS触发器的优点： 结构简单，具有记忆功能。,基本RS触发器的缺点：
3、输出直接受输入控制，具 有不定状态。,返回,第二节 钟控双稳态触发器,钟控RS 触发器 J K 触发器 D触发器 TT 触发器 触发器逻辑功能的转换 触发器应用,返 回,一、钟控RS 触发器,为使触发器能按要求在某一时间翻转，外加一时钟脉冲CP来控制。,1,0,不定,CP=0，,CP=1，,Qn,0,C、D门 被封锁；,1,复位端RD、置位端SD负脉冲有效，不受CP控制 。,返回,CP1时，触发器才能翻转。 CP控制触发器的翻转时刻，R、S控制触发器的翻转状态。 钟控RS 触发器为正脉冲有效。,逻辑符号,钟控RS触发器的约束条件是 RS0,返回,例1、已知钟控RS触发器（正脉冲有效）的输入信号
4、RD、 R、S波形如图，试画出Q的波形。,Q,1,2,3,4,R,S,RD,返回,例2、由钟控RS触发器组成的T触发器如图所示，可完成计数功能，试分析其逻辑功能。,解：,RQ,可见，CP脉冲来一个，触发器翻转一次，即T触发器可记录CP脉冲个数。,要求CP脉冲宽度要小于触发器翻转所需时间，否则在一个CP作用期间，触发器可能翻转多次，即“空翻”。,钟控RS触发器的CP对触发器 的控制是在一个时间间隔内，而不是 控制在某一时刻。,返回,二、主从型J K 触发器,主从型J K 触发器由主触发器和从触发器组成，主触发器和从触发器时钟信号反相.,显然，输出状态在CP下降沿到达时改变。因此，这种触发器为下降
5、沿触发。,返回,0,1,Qn,复位端RD、置位端SD负脉冲有效，不受CP控制 。,返回,主从型JK 触发器将触发器的翻转控制在CP下降沿这一时刻。 主从型JK 触发器无不定状态，组成计数电路，可克服空翻。,主从型JK 触发器存在一次翻转的问题。即主触发器在CP1 期间只能翻转一次，要求J、K 状态在CP1期间不能变化。,逻辑符号,负脉冲有效,下降沿触发,返回,例3、已知JK触发器（下降沿触发）的输入信号J、K 波形如图，试画出Q的波形（Q初始状态为0）。,Q,1,2,3,4,J,K,返回,例4、已知各触发器的初态均为0，A、CP 波形如图，试画出Q波形。,CP,A,CP,A,Q,返回,三、D触
6、发器,&1,&4,&3,&2,CP,D,Q,Q,D,D,D,SD,置1阻塞线,置0阻塞线,置0维持线,置1维持线,&6,&5,0,1,D触发器仅在CP前沿到达时翻转，是边沿触发器。,返回,逻辑符号,D 触发器无不定状态；克服空翻、一次翻转现象。,Q,D触发器的输出状态仅取决于CP上升 沿到达时刻输入的状态。,返回,例5、已知各触发器的初态均为0，A、B 波形如图，试画出Q1、Q2波形。,A,B,A,B,Q1,Q2,Q2= D2 = Qn1,返回,四、TT 触发器,T触发器,T 触发器,返回,五、触发器逻辑功能的转换,JK D 触发器,JK T 触发器,返回,D T触发器,D JK 触发器,返回
7、,常用触发器集成电路（TTL）,六、触发器应用,返回,74LS175外部引线图,4D 触发器,74LS175,公共CP、RD端,返回,四 人 抢 答 电 路,74LS175,CP,&3,+5V,+5V,D1,L1,CP,R,R,&1,&2,L2,L3,L4,D2,D3,D4,Q1,Q2,Q3,Q4,返回,例6、已知各触发器的初态均为0，D、RD 波形如图，试画出Q1、Q2波形。,RD,Q1,Q2,CP,返回,例7、已知各触发器的初态均为0，A、B、C 波形如图，试画出Q波形。,J,K,Q,返回,第三节 寄 存 器,数码寄存器 移位寄存器 集成寄存器,返 回,一、数码寄存器,寄存器是用于存放各种
8、数码和指令的时序电路。由N个触发器组成的寄存器，能存储N位二进制代码。 按功能分为数码寄存器和移位寄存器。,数码寄存器寄存数码时是从存入端同时存入，取出时又同时从取出端取出，所以又称为并行输入并行输出寄存器。,返回,清零,寄存,取出,返回,二、移位寄存器,移位寄存器按移位方向不同又分为左移、右移和双向移位三种。,1,1,0,1,0,0,1,1,1,返回,常用寄存器集成电路,返回,三、集成寄存器,返回,右移串行输入,右移串行输入,控制端,输出端,时钟,清零,并行输入,返回,用两片74LS194接成8位双向移位寄存器,R QA QB QC QD L 74LS194 CP A B C D CLR,R
9、 QA QB QC QD L 74LS194 CP A B C D CLR,S1 S0,S1 S0,第四节 计数器,异步二进制计数器 同步二进制计数器 十进制计数器,返 回,计数器是统计输入脉冲个数的逻辑部件。除用于直接计数外，还可以用于定时、分频、产生节拍脉冲以及进行数字运算等等。,按计数功能分类,加法计数器,减法计数器,可逆计数器,按数制分类,二进制计数器,二十进制计数器,按触发器翻转次序分类,同步式计数器,异步式计数器,返回,一、异步二进制计数器,异步二进制加法计数器,0,012345670,0 0,0,0,1,0 1,0,1,1,1,1,1 0,0,0,0,0,1,1,1,0,0 0
10、0,1,1,J0K01,J1K11,J2K21,CP1Q0,CP2Q1,1,2,3,4,5,6,7,8,状态表,返回,CP,时序图,1,2,3,4,5,6,7,8,Q2,Q0,Q1,若CP的频率为f0，则Q0、Q1、 Q2的频率分别为f02， f04， f08。所以计数器有分频作用。,返回,一个触发器可表示一位二进制数，n个触发器可表示n位二进制数，构成n位二进制计数器，也可称为2n进制计数器。可计（2n1）个脉冲，实现2n分频。,如：四触发器构成的计数器，称为2n16进制计数器。可计15个脉冲，实现16分频。,D触发器构成的异步二进制加法计数器,返回,异步二进制减法计数器,J0K01,J1K
11、11,J2K21,0,076543210,1,0,1 1,1,1,0,1 0,0 1,0,1,0,0,0 0,0,0,1,0 0 0,1,1,2,3,4,5,6,7,8,1,0,1,状态表,返回,时序图,思考题：若用D触发器组成异步二进制减法计数器，应如何连接,返回,二、同步二进制计数器,J0K01,J1K1Q0,J2K2 Q0 Q1,翻转条件： Q01，F1翻转 Q0 Q1 1，F2翻转,触发器在满足翻转条件的情况下，CP脉冲到来时可同时翻转，其速度比异步式快。,返回,三、十进制计数器,异步十进制计数器,J0K01,J2K21,J3 Q2 Q1 K31,CP1 CP3 Q0,CP2Q1,返回
12、,0,0 0 0,0,0,0 0 1,0,1,0 1,0 1 1,1,0 1 0,0,0,0,0,1,1,0,0 0 0 0,1,1,1,2,3,4,5,6,7,8,状态表,9,10,0,1,0,1,1,1 0 0,0,0,0,0,CP1 CP3 Q0,CP2Q1,0,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,0,0,0,0,0,1,1,0,0,1,1,1,1,1,1,1,1,0,0,返回,CP,时
13、序图,Q2,Q0,Q1,Q3,返回,同步十进制计数器,J0K01,J2K2 Q0 Q1,J3 Q2 Q1 Q0 K31,返回,例1、在图示电路中，试列出状态表，并分析其逻辑功能。（原状态000）,J1 Q0,图示电路为同步计数器,K0Q1,K1Q2,0,0,1,1,0,1,0,0,1,0 0 0,1,1,1,2,3,4,5,0,0,0,1,1,0,0,0,0,1,1,0,0,0,0,0,0,1,0,0,1,1,1,0,0,1,1,1,1,0,0,0,1,0,0,6,状态表,0,1,0,1,0,0,0,0,0,电路为同步六进制计数器,返回,例2、在图示电路中，试列出状态表，画出Q0、Q1、Q2的
14、波形，并分析其逻辑功能（原状态000）,F1,J,Q1,CP,K,F0,J,Q0,K,F2,J,Q2,K,图示电路为同步计数器,K0Q2,J0 1,J2 Q1,返回,0,1,1,1,1,1,0,0,0,0 0 0,1,1,1,2,3,4,5,状态表,1,0,0,1,0,0,0,1,1,1,0,0,0,1,0,0,1,0,0,0,1,1,1,1,1,1,0,1,1,1,1,1,0,1,0,时序图,电路为同步五进制计数器,返回,例3、在图示电路中，试列出状态表，并分析其逻辑功能（原状态000）,J1K11,J2Q0Q1 K21,CP0 CP2 CP,CP1Q0,图示电路为异步计数器,状态表,0,0
15、,0,1,0,1,0,0 0 0,1,1,1,2,3,4,0,1,0,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,0,0,1,0,1,1,1,1,0,0,0,0,0,5,0,电路为异步五进制加法计数器,返回,例4、在图示电路中，X为控制信号，取0或1，试列出状态表，并分析其逻辑功能（原状态000）,J1K11,J2K2XQ1,0,1,2,3,4,00000,0,0,1,0,0,1,1,1,0,0,11111,0,1,2,3,4,1,0,0,0,0,1,1,1,0,0,X0电路为四进制加法计数器；X1电路为四进制减法计数器；,返回,第五节 集成计数器,T429
16、3 T4290 74LS90,返 回,一、T4293（二八十六进制计数器）,CP0、CP1为时钟输入端，R01、 R02为复位端，当R01 R0211时，计数器清零。,返回,例1、用T4293分别接成五、九进制计数器。,当用N进制计数器来完成M进制计数功能时(NM)，将输出端信号反馈到复位端，强迫计数器在顺序计数过程中越过(NM)个状态。,五进制,选用CP1为输入，Q3Q1为输出。,000001010 011 000 100,Q3接R01，Q1接R02 Q3 Q2 Q1101， R01 R021，复位,九进制,00001000 计数至1001，复位,选用CP0为输入， Q3Q0为输出。,Q3接
17、R02，Q0接R01、CP1， Q3 Q011，R01 R021，复位,返回,二、T4290（二五十进制计数器）,CP0、CP1为时钟输入端，R01、 R02为复位端，S91、S92为置9端。 当R01R0211时，计数器清零；当S91S92 11时，计数器置9。,脉冲由CP0输入，Q0输出，为二进制； 脉冲由CP1输入，Q3 Q1输出，为五进制； 脉冲由CP0输入，Q3 Q0输出， CP1与Q0相接，为十进制。,返回,三、74LS90（二五十进制计数器）,CPA、CPB为时钟输入端，R01、 R02为复位端，R91、R92为置9端。 当R01R0211时，计数器清零；当S91S92 11时，
18、计数器置9。,脉冲由CPA输入，Q0输出，为二进制； 脉冲由CPB输入，Q3 Q1输出，为五进制； 脉冲由CPA输入，Q3 Q0输出， CPB与Q0相接，为十进制。,返回,常用计数器集成电路（TTL）,返回,Q3 Q2 Q1 Q0 74LS90 CPB R02 R01 S92 S91 CPA,Q3 Q2 Q1 Q0 74LS90 CPB R02 R01 S92 S91 CPA,例2、用74LS90设计一个40进制计数器。,40410,CP,十进制,四进制,返回,例3、用74LS90设计一个48进制计数器。,Q3 Q2 Q1 Q0 74LS90 CPB R02 R01 S92 S91 CPA,Q3 Q2 Q1 Q0 74LS90 CPB R02 R01 S92 S91 CPA,个位8，十位4,CP,个位,十位,返回,74LS138,A1,A2,A3,5V,15 14 13 12 11 10 9 7,74LS293,1 2 3 4 5 6,4 5 8,Q1,Q2,Q3,11,CP1,应用实例 彩灯循环电路,返回,
