1、2020年10月高等教育自学考试全国统一命题考试计算机组成原理试卷(课程代码02318)一、单项选择题:本大题共10小题，每小题1分，共10分。1.若十进制数为-60，则其对应的8位补码X补为（ D ）A.00111100 B.10111100C.11000011 D.110001002.若传送的是字符B,其ASCII码为100010,采用奇校验方式传送8位编码，末位增加奇校验位后的编码表示是（ B ）A.01000010 B.10000101C.10000100 D.110000103.采用寄存器间接寻址方式的操作数存放在（ B ）A.内存中 B.通用寄存器中C.光盘中 D.指令中4.若经过
2、ALU处理后的运算结果为负，则反映在条件码寄存器的标志位是（ C ）A.ZF B.OFC.SF D.CF5.对主存上信息的存取采用（ D ）A.DMA方式 B.DAM方式C.SAM方式 D.RAM方式6.键盘接口应选用（ C ）A.程序直接控制传送接口 B.DMA接口C.中断接口 D.既可选用中断接口，又可选用DMA接口7.MIPS计算机的汇编指令“sub$s3,$s2,$s1”的功能是（ A ）A.$s3=$s2-$s1 B.$s2=$s3-$s1C.$s3=$s1-$s2 D.$s1=$s3-$s28.中断的响应时机是（ A ）A.在任一机器周期结束时 B.在当前指令执行完毕时C.在任一节
3、拍结束时 D.必须在执行完当前程序段时9.下列属于易失性存储器的是（ C ）A.硬盘 B.光盘C.RAM D.ROM10.在对动态存储器进行“读操作时，存在电容的放电现象,读后应有重写操作,此操作称为（ A ）A.再生 B.刷新C.写操作 D.数据备份二、填空题:本大题共15空，每空1分，共15分。11.按照在计算机上完成任务的不同，可以把使用计算机的用户分成系统程序员、应用程序员、（ 最终用户 ）、（ 系统管理员 ）四类。12.数据在计算机内部处理过程中，为了减少和避免错误,常用的数据校验码有奇偶校验码、（ 海明校验码 ）、（ 循环冗余检验码 ）。13.根据指令显式给出的地址个数，指令可分为
4、零地址指令、单地址指令、（ 二地址指令 ）、（ 三地址指令 ）14.虚拟存储器分成分页式、（ 分段式 ）、（ 段页式 ）三种不同类型。15.磁盘读写是指根据盘地址读写目标磁道中的指定扇区，因而其操作可归纳为寻道、（ 旋转等待 ）、（ 读写 ）三种。16.I/O接口的功能主要包括（ 数据缓冲 ）、（ 错误或状态检测机构 ）、控制和定时、数据格式转换。17.根据不同的控制描述方式，控制器分为（ 案硬连线控制器 ）和（ 微程序控制器 ）18.按信息的可更改性，将存储器分为读写存储器和（ 只读 ）存储器。三、名词解释题:本大题共5小题，每小题3分，共15分。19.总线：数连接计算机系统中各有关部件的各
5、种公共信号线。是计算机中用来传送信息代码的公共通道。按用途分数据总线、地址总线、控制总线等。有一个或多个门组成的发送端和接收端。在同一时刻，只能有一个发送门被打开，但可同时打开多个接收门。20.汇编程序：也称汇编器，用来将汇编语言源程序翻译成机器语言目标程序。21.(进位记数制中的)基数：在进位计数制中，”基数”是指一个数位允许使用的数码个数。22.寄存器间接寻址：在单片机的一种指令寻址方式，寄存器间接寻址方式中，寄存器内存放的是操作数的地址，而不是操作数本身，即操作数是通过寄存器间接得到的，因此称为寄存器间接寻址。23.直接存取存储器：直接存储器存取是一种高速数据传输的方法，数据可以从一个通
6、道，不经过CPU的处理就直接在存储器或输入输出设备之间进行传输。四、简答题:本大题共4小题，每小题5分，共20分。24.通常一条指令的执行要经过哪些步骤?答：通常一条指令的执行要经过取指、译码、取数、运算、存结果等步骤；通常将取出并执行一条指令的时间称为指令周期。25.为什么在CPU和主存之间引入cache能提高CPU访存效率?答：Cache是小容量高速存储器，总是把主存中被频繁访问的活跃程序块和数据块复制到cache中，由于程序访问的局部性，cpu可以直接在cache中得到指令和数据，不必访问主存。26.I/O端口的编址方式有哪两种?简述各自的特点。答：CPU对I/O 端口的读写，涉及到要怎
7、么找到端口寄存器，即对它们采用什么寻址方式，或对I/O端口的编号方式。有两种寻址方式：(1)统一编址方式：与主存空间统-编址，采用主存读写指令读写I/O端口。(2)立编址方式：单独编址，需要专门的I/O指令，如X86的In和Out指令。27.在中断响应周期中，主要完成哪几个操作?答：关中断，保存断点，取中断向量，转入中断服务程序。五、计算题:本大题共3小题，每小题6分，共18分。28.假设某个频繁使用的程序P在机器M1上运行需要24秒,M1的时钟频率为1GHz。设计人员想开发一台与M1具有相同ISA的新机器M2。采用新技术可使M2的时钟频率增加，但同时也会使CPI增加。假定P在M2.上执行时的
8、时钟周期数是在M1.上的2倍，则M2的时钟频率至少达到多少才能使程序P在M2上的运行时间缩短为16秒?答：程序P在机器M1上的时钟周期数为CPU执行时间x时钟频率=24S1GHz=24G因此，程序P在机器M2上的时钟周期数为224GHz=48G要使程序P在M2上的运行时间缩短为16s，则M2的时钟频率至少应为程序所含时钟周期/CPU执行时间=48G/16S=3GHz。29.将十进制数240转换为IEEE754的32位单精度浮点数的二进制格式，并写出其十六进制数格式。注:IEEE754单精度浮点数的计数公式为(-1)s1.f2e-l27,其中符号位s为1位，阶码e为8位，尾数f为23位。答：（1
9、）先将它转化为2进制得：10100（2）然后移动小数点，使他位于1、2位之间：1.01X104，所以可以得到e=4；（3）阶码E=e+127=131。（4）所以最后的32位浮点数的2进制代码为：0101 0000 0000 0000 0000 0000 0000 0000。（5）将其转化为16进制为：50000000。30.假定一个字长为32位的CPU的主频为600MHZ。即CPU每秒产生600106个时钟周期。硬盘使用中断I/0方式进行数据传送，其传输速率为8MBps,每次中断传输一个16字节的数据，要求没有任何数据传输被错过。每次中断的开销(包括用于中断响应和中断处理的时间)是600个时钟
10、周期。如果硬盘仅有5%的时间进行数据传送，那么，CPU用于硬盘数据传送的时间占整个CPU时间的百分比为多少?答：六、综合题:本大题共2小题，第31小题10分，第32小题12分，共22分。31.某计算机主存地址空间大小32MB,按字节编址。主存与Cache之间采用直接映射方式，块大小为1K字节。Cache数据区大小为16KB。(1)该cache共有多少行?(2)主存地址需多少位?如何划分?要求说明每个字段的含义、位数和在主存地址中的位置。答：(1)每1K字节数据块在cache中占一行,故16KB cache被划分为16kb1kB=16行32.某计算机字长16位，采用16位定长指令格式，部分数据通路结构如题32图所示。假设MAR的输出一直处于使能状态。(1)传送指令“LOADR1,(R3)”在执行阶段需要多少个节拍?该指令功能为:RR1MRR3(2)写出每个节拍的功能和有效控制信号。答：
