1、1第四章第四章 基本单元电路基本单元电路4.9 动态电路基础动态电路基础2动态电路基础动态电路基础n预充求值动态电路预充求值动态电路n动态电路问题动态电路问题n时钟信号的设计时钟信号的设计3动态逻辑电路动态逻辑电路静态电路：静态电路：靠管子稳定的导通、截止来保持输出状态靠管子稳定的导通、截止来保持输出状态动态电路：动态电路：靠靠电容上的电荷来保存信息电容上的电荷来保存信息动态电路的优点：动态电路的优点：相对相对NMOS电路：动态电路可降低功耗，无比电路电路：动态电路可降低功耗，无比电路相对相对CMOS电路：用动态电路简化电路，提高速度电路：用动态电路简化电路，提高速度VABDDCLVoutFA
2、BYVDD=A.BMMMN1MN2P2P1VABDDCLVout4预充预充求值动态求值动态CMOS电路的构成电路的构成F F0，预充；，预充；F F1，求值，求值存在的问题：存在的问题：F F0，AB1，VOH小于小于VDDVABDDCLVoutFVDDCLBAM1M2VoutFMMPN解决了预充过程解决了预充过程下拉支路导通问题下拉支路导通问题预充管预充管求值管求值管逻辑网络逻辑网络5动态电路形式VDDPMOS逻辑块VoutVinMMNPFVDDNMOS逻辑块VoutF富富NMOS动态电路动态电路F F0，预充；，预充；F F1，求值，求值下降时间影响速度下降时间影响速度富富PMOS动态电路
3、动态电路F F1，预充；，预充；F F0，求值，求值上升时间影响速度上升时间影响速度VDDCLBAM1M2VoutFMMPN6动态电路：例子YABCVDDVABDDMMPNMMNPFFYABCCYYABC富富NMOS电路实现电路实现富富PMOS电路实现电路实现7Dynamic GateIn1In2PDNIn3MeMpClkClkOutCLOutClkClkABCMpMeTwo phase operation Precharge(Clk=0)Evaluate (Clk=1)onoff1offon(AB)+C)预充阶段：所有输出节点预充到高电平预充阶段：所有输出节点预充到高电平求值阶段：根据输入信
4、号的逻辑电平，求值阶段：根据输入信号的逻辑电平，决定是否对输出节点放电决定是否对输出节点放电功能：实现带非的逻辑功能功能：实现带非的逻辑功能CLK8动态电路的输出节点动态电路的输出节点n一个时钟内，一旦输出节点放一个时钟内，一旦输出节点放电，就无法恢复，只有等到下电，就无法恢复，只有等到下一个预充阶段一个预充阶段n求值阶段，输入最多只能变化求值阶段，输入最多只能变化一次；一般情况是求值阶段之一次；一般情况是求值阶段之前，输入信号完成变化，求值前，输入信号完成变化，求值阶段保持不变阶段保持不变n求值阶段，输出节点如果没有求值阶段，输出节点如果没有被下拉通路放电，则处于被下拉通路放电，则处于高阻高
5、阻态态，电路状态由电容上存储的，电路状态由电容上存储的电荷决定电荷决定OutClkClkABCMpMe(AB)+C)CLK9动态电路特性动态电路特性n逻辑功能由逻辑功能由NMOS下拉网络实现下拉网络实现n扇入为扇入为N的电路需要晶体管数目的电路需要晶体管数目 N+2(对照互补对照互补 CMOS 2N 个个)n输出全摆幅信号输出全摆幅信号(VOL=GND and VOH=VDD)n无比逻辑无比逻辑n速度快速度快n输入电容小输入电容小(Cin)，每个输入只连接一个，每个输入只连接一个NMOSn输出电容小，只有输出电容小，只有NMOS和一个和一个PMOS的漏区电容的漏区电容OutClkClkABCM
6、pMe10动态电路基础动态电路基础n预充求值动态电路预充求值动态电路n动态电路问题动态电路问题n时钟信号的设计时钟信号的设计11问题问题1：电荷分享问题：电荷分享问题 VABDDM1M2CC1LMMPNVoutFCLM1DDC1VVout(0)=V1(0)=0电荷分享问题等效电路电荷分享问题等效电路LDDLDDLffLDDLCCVCCVCVVCCVC/1)(111出现电荷分享的条件：出现电荷分享的条件：F F0时，时，A0；F F1时，时，A1；B始终为始终为012 极端情况：极端情况：CL=C1,则则Vf=VDD/2 一般情况：一般情况：CLC11()outDDDDTNLCVVVVC电荷分享
7、过程中的节点电平变化电荷分享过程中的节点电平变化VABDDM1M2CC1LMMPNVoutFLDDLDDLffLDDLCCVCCVCVVCCVC/1)(111由于阈值损失，由于阈值损失，C1上电平最大只上电平最大只能到能到VDD-VTN 13问题问题2：动态电路的级连：动态电路的级连注意注意:不能用富不能用富NMOS与富与富NMOS（或富（或富PMOS与与 富富PMOS）电路直接级连。）电路直接级连。ABM1M2VDDFM3M4CVVV12outMMMMP1P2N1N2FVV12 富富NMOS动态电路直接级连可能使输出高电平下降动态电路直接级连可能使输出高电平下降举例举例 AB1，C0的情况的
8、情况这个电这个电路的逻路的逻辑表达辑表达式？式？14解决级联问题解决级联问题VDDPMOSNMOS逻辑块逻辑块VoutFF富富NMOS与富与富PMOS交替级联交替级联 注意：时钟信号相反注意：时钟信号相反ABM1M2VDDFM3M4CVVV12outMMMMP1P2N1N2保证求值过程按照保证求值过程按照前后级的顺序前后级的顺序串行串行进行进行15问题问题3：电荷泄漏：电荷泄漏CLClkClkOutAMpMeLeakage sourcesCLKVOutPrechargeEvaluateA=016电荷泄漏问题的解决方法同传输门中电平恢复器件类似同传输门中电平恢复器件类似也有助于解决电荷分享问题也
9、有助于解决电荷分享问题KeeperCLClkClkMeMpABOutMkp17动态电路基础动态电路基础n预充求值动态电路预充求值动态电路n动态电路问题动态电路问题n动态电路的速度动态电路的速度18动态电路的速度动态电路的速度静态电路的速度：输入信号到输出信号的延迟时间静态电路的速度：输入信号到输出信号的延迟时间动态电路的速度：动态电路的速度：时钟信号时钟信号50到输出信号到输出信号50的延迟时间，的延迟时间，即求值阶段所需的时间即求值阶段所需的时间动态电路延迟时间只有输出节点下拉所需的动态电路延迟时间只有输出节点下拉所需的tpHLABYVDD=A.BMMMN1MN2P2P1VABDDM1M2C
10、C1LMMPNVoutF19动态电路延迟时间：动态电路延迟时间：tpHL0.11.921ln22(1)0.1(1),NNffNNNNeffLfeffeffDDNNefftKKCKK VKK利用下降时间的公式利用下降时间的公式pHLpLHpLHLpHLf2av,HLNLLHpLHr2av,LHP21111tttCVtICVtI)43ln()1(21)1(2nnnnfpHLt20动态电路的预充时间动态电路的预充时间210.11.9 212(1)0.1(1)ln,PPPPLLPDDPDDrrCCCrrK VK Vt最坏情况预充时间：利用等效反相器上升时间公式预充时间：利用等效反相器上升时间公式21例
11、题例题已知：如果已知：如果PMOS宽长比为宽长比为4，NMOS为为2，Cox=7E-8F/cm2,VDD=5V,VTN=0.8V,VTP=-0.8V,n=400cm2/Vs,p=200cm2/Vs.驱动驱动0.1pF负载电容。负载电容。求动态电路延迟时间（非阶跃公式）求动态电路延迟时间（非阶跃公式）n富NMOS动态电路n富PMOS动态电路n包括求值管22),max(211maxminfrttTf电路需要有足够的时间完成电路需要有足够的时间完成预充和求值预充和求值过程过程预充过程并行实现，求值过程按顺序串行预充过程并行实现，求值过程按顺序串行延迟时间延迟时间（求值过程）是主要的限制因素（求值过程
12、）是主要的限制因素时钟占空比时钟占空比1：1动态电路的速度：时钟频率限制动态电路的速度：时钟频率限制pHLpLHpLHLpHLf2av,HLNLLHpLHr2av,LHP21111tttCVtICVtI23max11min2 hTtfp 由于电荷泄漏，求值阶段，无法下拉的输出由于电荷泄漏，求值阶段，无法下拉的输出节点处于高阻节点处于高阻p 信号的最长保持时间决定了时钟频率的下限信号的最长保持时间决定了时钟频率的下限占空比占空比1：1动态电路的速度：时钟频率限制动态电路的速度：时钟频率限制LhDDleak,0.2CVtVVI电路泄漏电流的来源电路泄漏电流的来源CLClkClkMeMpABOutM
13、kp24时钟频率：级联的动态电路时钟频率：级联的动态电路 多级动态电路的多级动态电路的延迟时间延迟时间相加，相加，决定了时钟的最小周期决定了时钟的最小周期 单管预充，多级电路并行预充，单管预充，多级电路并行预充，预充时间预充时间一般不影响时钟周期一般不影响时钟周期 多级级联的最后一级需要等待前多级级联的最后一级需要等待前级完成求值后才能进行求值，其级完成求值后才能进行求值，其保持时间保持时间最长，一般来说需要加最长，一般来说需要加电荷保持器件电荷保持器件 由于输出节点电容小，总体上动由于输出节点电容小，总体上动态电路相比静态电路有态电路相比静态电路有速度速度优势，优势，但是但是健壮性健壮性劣势
14、劣势VDDPMOSNMOS逻辑块逻辑块VoutFFCLClkClkMeMpABOutMkp25F1F2两相相反的时钟两相相反的时钟21FFckVDDTGckFFFF两相相反时钟的产生两相相反时钟的产生两相时钟经过不同延迟两相时钟经过不同延迟 两相时钟经过近似相同延迟两相时钟经过近似相同延迟时钟信号的产生时钟信号的产生VDDPMOSNMOS逻辑块逻辑块VoutFF26 时钟信号的产生和分布时钟信号的产生和分布27动态电路的问题：动态电路的问题：1.靠电荷存储效应保存信息，影响电路的可靠性靠电荷存储效应保存信息，影响电路的可靠性 2.存在电荷分享、级联、电荷泄漏等问题存在电荷分享、级联、电荷泄漏等问题 3.需要时钟信号控制，增加设计复杂性需要时钟信号控制，增加设计复杂性动态电路的优点：动态电路的优点：1.减少了减少了MOS管，有利于减小面积管，有利于减小面积 2.减小了电容，有利于提高速度减小了电容，有利于提高速度 3.保持了无比电路的特点保持了无比电路的特点VDDPMOSNMOS逻辑块逻辑块VoutFFCLClkClkMeMpABOutMkp28本节总结本节总结n预充求值动态电路预充求值动态电路n动态电路问题动态电路问题n动态电路的速度动态电路的速度
