1、第第6 6章章 逻辑门电路本章主要内容本章主要内容（1）基本门电路的结构和逻辑功能基本门电路的结构和逻辑功能（2）集成门电路）集成门电路（3）逻辑门电路的性能指标）逻辑门电路的性能指标（4）常用逻辑门的图形符号）常用逻辑门的图形符号 6.1 基本逻辑基本逻辑门电路门电路n基本逻辑基本逻辑门电路就是实现一些基本逻辑运算的电路。基本门电路就是实现一些基本逻辑运算的电路。基本的逻辑运算可以归结成的逻辑运算可以归结成“与与”、“或或”、“非非”三种。所三种。所以最基本的逻辑门电路就是以最基本的逻辑门电路就是“与与”门、门、“或或”门门和和“非非”门门。对于数字电路的初学者来说，从分立元件的角度来认识门
2、对于数字电路的初学者来说，从分立元件的角度来认识门电路到底怎样实现电路到底怎样实现“与与”、“或或”、“非非”的逻辑功能和的逻辑功能和工作原理，是非常直观和易于理解的。工作原理，是非常直观和易于理解的。所以，在下面的讨所以，在下面的讨论中，分别给出相应的分立元件的电路原理图。论中，分别给出相应的分立元件的电路原理图。6.1.1 二极管二极管“与与”门门n二极管二极管“与与”门电路原理图如图门电路原理图如图6.1所示。所示。图中图中A、B代表代表“与与”门的输入，门的输入，F代表输出。如果约定代表输出。如果约定+5V电压代表逻辑值电压代表逻辑值1，0V电压代表逻辑值电压代表逻辑值0，并且假定二，
3、并且假定二极管的正向导通电阻为极管的正向导通电阻为0，反向截止电阻无限大，那么，反向截止电阻无限大，那么经经过分析可得过分析可得图图6.1所示电路的输入、输出所示电路的输入、输出逻辑逻辑关系关系为：为：F=AB“与与”门门的的图形符号如图图形符号如图6.2所示。所示。图图6.1 二极管二极管“与与”门电路门电路 图图6.2“与与”门图形符号门图形符号 6.1.2 二极管二极管“或或”门门n 二极管二极管“或或”门电路原理图门电路原理图如图如图6.3所示所示。其图形符号。其图形符号如如图图6.4所示所示。图图6.3 二极管二极管“或或”门电路门电路 图图6.4“或或”门图形符号门图形符号“或或”
4、门电路的输出门电路的输出F和输入和输入A、B之间的逻辑关系表达式之间的逻辑关系表达式为：为：F=A+B6.1.3 “非非”门门n“非非”门也叫反门，或叫反相器。它的电路原理图门也叫反门，或叫反相器。它的电路原理图如图如图6.5所示。所示。非门的图形符号如图非门的图形符号如图6.6所示。所示。图图6.5“非非”门电路门电路 图图6.6“非非”门图形符号门图形符号n假定三极管导通时其集电极输出电压为假定三极管导通时其集电极输出电压为0V，三极管截止，三极管截止时其集电极输出电压为时其集电极输出电压为+5V，那么，那么经过分析可得经过分析可得图图6.6所示所示电路的输入、输出电路的输入、输出逻辑逻辑
5、关系关系为：为：F=A*6.1.4 “与非与非”门门n把二极管把二极管“与与”门的输出接至门的输出接至“非非”门的输入，就组成门的输入，就组成一一个个“与非与非”门电路，门电路，如图如图6.7所示所示。“与非与非”门的图形符门的图形符号如图号如图6.8所示。所示。图图6.7“与非与非”门电路门电路 图图6.8“与非与非”门图形符号门图形符号“与非与非”门的输入、输出逻辑关系表达式为：门的输入、输出逻辑关系表达式为：F=(AB)*6.2 集成门电路集成门电路n 如果把每种电路所需要的全部元件和连线都制造在同一如果把每种电路所需要的全部元件和连线都制造在同一块半导体芯片上，再把这一芯片封装在一个壳
6、体中，就构块半导体芯片上，再把这一芯片封装在一个壳体中，就构成了成了集成门电路集成门电路，一般称之为，一般称之为集成电路集成电路(Integrated Circuit,IC)，如图，如图6.9所示。所示。n 集成电路比分立元件电路有许多显著的优点，如体积小、集成电路比分立元件电路有许多显著的优点，如体积小、耗电省、重量轻、可靠性高等。所以集成电路一经出现，耗电省、重量轻、可靠性高等。所以集成电路一经出现，就受到人们的极大重视并迅速得到广泛应用。就受到人们的极大重视并迅速得到广泛应用。图图6.9 集成电路集成电路n根据在一块芯片上含有的门电路数量的多少根据在一块芯片上含有的门电路数量的多少(又称
7、集成度又称集成度)，集成电路可分为小规模集成电路集成电路可分为小规模集成电路SSI、中规模集成电路、中规模集成电路MSI、大规模集成电路、大规模集成电路LSI和超大规模集成电路和超大规模集成电路VLSI。n构成集成电路的半导体器件主要有两大类：一类是利用半构成集成电路的半导体器件主要有两大类：一类是利用半导体中两种载流子导体中两种载流子(电子和空穴电子和空穴)参与导电的参与导电的双极型器件双极型器件。另一类是只利用半导体中一种载流子另一类是只利用半导体中一种载流子(多数载流子多数载流子)参与导参与导电的电的单极型器件单极型器件。nTTL集成电路是双极型集成电路的典型代表，集成电路是双极型集成电
8、路的典型代表，TTL是晶体是晶体管管-晶体管逻辑电路晶体管逻辑电路(Transistor-Transistor Logic)的缩写。的缩写。n下面首先介绍几种常用的下面首先介绍几种常用的TTL集成门电路，然后简单介绍集成门电路，然后简单介绍发射极耦合逻辑电路发射极耦合逻辑电路(ECL)和和MOS电路电路的特点。的特点。6.2.1 TTL“与非与非”门门n图图6.10是一个典型的是一个典型的TTL“与非与非”门电路原理图。门电路原理图。图图6.10 TTL“与非与非”门电路门电路n图图6.10所示电路大体上由三部分组成。所示电路大体上由三部分组成。n第一部分，第一部分，是由多发射极晶体管是由多发
9、射极晶体管T1所构成的输入所构成的输入“与与”逻逻辑；辑；n第二部分第二部分，是由是由T2组成的分相放大器，组成的分相放大器，T2的集电极上输出的集电极上输出反相信号给反相信号给T3，发射极上输出同相信号给，发射极上输出同相信号给T5；n第三部分，第三部分，是由是由T3、T4、T5构成的推拉式输出电路，用以构成的推拉式输出电路，用以增加该增加该“与非与非”门电路的输出负载能力和抗干扰能力。门电路的输出负载能力和抗干扰能力。n通常，若通常，若用逻辑值用逻辑值1代表高电平，用逻辑值代表高电平，用逻辑值0代表低电平，代表低电平，称为称为正逻辑正逻辑；反之，如果用逻辑值；反之，如果用逻辑值0代表高电平
10、，用逻辑值代表高电平，用逻辑值1代表低电平，则为代表低电平，则为负逻辑负逻辑。n分析分析该电路的输入输出逻辑特性该电路的输入输出逻辑特性可知可知:n在正逻辑和负逻辑的不同情况下，同一个图在正逻辑和负逻辑的不同情况下，同一个图6.10 所示所示TTL电路的逻辑功能是不相同的。电路的逻辑功能是不相同的。n正逻辑：为正逻辑：为“与非与非”门门，其逻辑表达式是，其逻辑表达式是F=(ABC)*n负逻辑：为负逻辑：为“或非或非”门门，其逻辑表达式是，其逻辑表达式是F=(A+B+C)*n一般地说，同一个一般地说，同一个TTL门电路，在正逻辑情况下如果是门电路，在正逻辑情况下如果是“与与”门门，则在负逻辑情况
11、下，它为，则在负逻辑情况下，它为“或或”门门；反之，如；反之，如果在正逻辑情况下它是果在正逻辑情况下它是“或或”门门，则在负逻辑情况下，它，则在负逻辑情况下，它为为“与与”门。门。6.2.2 TTL门电路的其他类型门电路的其他类型在在TTL门电路的系列产品中，除了门电路的系列产品中，除了“与非与非”门以外，还有门以外，还有其他几种类型的其他几种类型的TTL门电路，如门电路，如“与或非与或非”门、门、“异或异或”门、集电极开路门、三态门等。门、集电极开路门、三态门等。1“与或非与或非”门门 图图6.11 “与或非与或非”门的图形符号门的图形符号“与或非与或非”门门的的输出输出F的逻辑表达式为：的
12、逻辑表达式为：F=(AB+CD)*2“异或异或”门门n“异或异或”门门(Exclusive OR gate)用以实现两个逻辑变量的用以实现两个逻辑变量的“异或异或”运算，其输出表达式为：运算，其输出表达式为：F=AB*+A*B=A Bn式中的运算符号式中的运算符号“”就是就是“异或异或”运算，也称运算，也称“模模2加加”。n“异或异或”门的图形符号如图门的图形符号如图6.12所示所示。图图6.12 “异或异或”门的图形符号门的图形符号3.集电极开路门集电极开路门n在在TTL门电路的使用中有一个禁忌，即普通门电路的使用中有一个禁忌，即普通TTL门电路的门电路的输出端不能并联相接，即不能把两个或两
13、个以上这样的门输出端不能并联相接，即不能把两个或两个以上这样的门电路的输出端相接在一起。电路的输出端相接在一起。n这是因为，这样做不仅从逻辑功能上不能明确并联相接后这是因为，这样做不仅从逻辑功能上不能明确并联相接后输出端的逻辑含义，而且从电路特性方面说也是不允许的，输出端的逻辑含义，而且从电路特性方面说也是不允许的，因为由此会造成门电路器件的损坏。因为由此会造成门电路器件的损坏。n对于图对于图6.10所示的所示的TTL“与非与非”门电路，如果将其输出端门电路，如果将其输出端加以特殊处理，使输出管加以特殊处理，使输出管T5的集电极开路，即变成了集电的集电极开路，即变成了集电极开路门，极开路门，如
14、图如图6.17所示所示。如果再通过外接负载电阻。如果再通过外接负载电阻RL使使开路的集电极与开路的集电极与+5V电源接通，并让两个或两个以上这样电源接通，并让两个或两个以上这样的门电路的输出端并联相接，就能使输出的门电路的输出端并联相接，就能使输出F有确定的逻辑有确定的逻辑含义。含义。n图图6.18表示了这样并联相接后的逻辑电路图，图中在普通表示了这样并联相接后的逻辑电路图，图中在普通“与非与非”门的图形符号角上打一斜杠表示为集电极开路门。门的图形符号角上打一斜杠表示为集电极开路门。图图6.17 集电极开路门集电极开路门 图图6.18 集电极开路门输出并联相接集电极开路门输出并联相接n图图6.
15、18所示电路的输出函数表达式为：所示电路的输出函数表达式为：F=(AB)*(CD)*=(AB+CD)*n由于集电极开路门本身所具有的特点，常被应用在一些专由于集电极开路门本身所具有的特点，常被应用在一些专门的场合，如门的场合，如数据传输总线数据传输总线、电平转换电平转换及对及对电感性元件的电感性元件的驱动等。驱动等。4.三态门三态门三态门与普通的门电路不同。普通门电路的输出只有两种三态门与普通的门电路不同。普通门电路的输出只有两种状态，要么高电平状态，要么高电平(即逻辑即逻辑1)，要么低电平，要么低电平(即逻辑即逻辑0)。三态门的输出有三种可能状态，它们是：三态门的输出有三种可能状态，它们是：
16、(1)高电平高电平(逻辑逻辑1)；(2)低电平低电平(逻辑逻辑0)；(3)高阻状态高阻状态(也称浮空状态也称浮空状态)。第三种状态，是使原来的第三种状态，是使原来的TTL门电路的门电路的T3、T4和和T5管均处管均处于截止状态，从而使输出端呈现出极高的电阻，称这种状于截止状态，从而使输出端呈现出极高的电阻，称这种状态为态为高阻状态高阻状态。为使为使TTL电路能够转入高阻状态，还需要增加一些专门的电路能够转入高阻状态，还需要增加一些专门的电路措施和一个新的控制端，称为电路措施和一个新的控制端，称为ED端，通过端，通过10逻逻辑电平来控制，如同辑电平来控制，如同6.19所示。所示。图图6.19 三
17、态门三态门 图图6.20 另一种另一种E/D控制的三态门控制的三态门n当当ED=1时，该门电路像普通时，该门电路像普通TTL“与非与非”门一样正常工门一样正常工作。当作。当ED=0时，输出处于高阻态。时，输出处于高阻态。n 还有的在控制端上加一个小圆圈，表示还有的在控制端上加一个小圆圈，表示ED端的控制作端的控制作用与图用与图6.19所示的相反，即当所示的相反，即当ED=0时，该门相当于普时，该门相当于普通通TTL“与非与非”门一样正常工作；当门一样正常工作；当ED=1时，输出处于时，输出处于高阻态，如图高阻态，如图6.20所示。所示。n当三态门输出端处于高阻状态时当三态门输出端处于高阻状态时
18、，该门电路表面上仍与整，该门电路表面上仍与整个电路系统相接，但实际上对整个系统的逻辑功能和电气个电路系统相接，但实际上对整个系统的逻辑功能和电气特性均不发生任何影响，特性均不发生任何影响，如同没把它接入系统一样如同没把它接入系统一样。n利用三态门的上述特性可实现不同设备与总线的连接控制，利用三态门的上述特性可实现不同设备与总线的连接控制，如图如图6.21所示所示。由图可见，只要使其中的某一个控制信号。由图可见，只要使其中的某一个控制信号为为1，即可实现相应的设备与总线相连。当然在某一时刻，即可实现相应的设备与总线相连。当然在某一时刻内，只能使一个控制信号为内，只能使一个控制信号为1；否则。总线
19、上的信号将发；否则。总线上的信号将发生混乱。生混乱。图图6.21 利用三态门实观不同设备与总线的连接利用三态门实观不同设备与总线的连接n另外，三态门也可方便地应用于双向信息传输的控制上，另外，三态门也可方便地应用于双向信息传输的控制上，如图如图6.22所示所示。图图6.22 利用三态门实现双向传输控制利用三态门实现双向传输控制n当希望当希望B2B1时，只要使：时，只要使：G1有效有效(正常工作正常工作)，令它的，令它的E/D=1；G2高阻态高阻态(第三态第三态)，令它的，令它的E/D=0。n当希望当希望B1B2时，只要使：时，只要使：G1高阻态高阻态(第三态第三态)，使其，使其E/D=0；G2
20、有效有效(正常工作正常工作)，使其，使其E/D=1。n一个由三态门控制的具有双向一个由三态门控制的具有双向I/O(输入输入/输出输出)功能的数码功能的数码寄存器电路寄存器电路如图如图6.23所示所示。由图可见，当。由图可见，当允许输入允许输入信号为信号为1时，数据将被送入数码寄存器；当时，数据将被送入数码寄存器；当允许输出允许输出信号为信号为1时，时，数据将由数码寄存器送出。同样，允许输入信号和允许输数据将由数码寄存器送出。同样，允许输入信号和允许输出信号不能同时为出信号不能同时为1。图图6.23 具有双向具有双向I/O功能的数码寄存器电路功能的数码寄存器电路6.2.3 ECL门电路门电路为了
21、进一步提高门电路的工作速度，缩短平均时延，人们为了进一步提高门电路的工作速度，缩短平均时延，人们研制了另一类使晶体管器件根本不进入饱和状态的逻辑电研制了另一类使晶体管器件根本不进入饱和状态的逻辑电路，叫作发射极耦合逻辑电路路，叫作发射极耦合逻辑电路(Emitter Coupled Logie)，简称简称ECL电路电路。ECL电路仍属于双极型半导体器件。电路仍属于双极型半导体器件。ECL电路中的晶体管只工作在放大态和截止态，不进入饱电路中的晶体管只工作在放大态和截止态，不进入饱和态，所以它的突出优点是速度快。它的缺点是功耗较大，和态，所以它的突出优点是速度快。它的缺点是功耗较大，又由于晶体管工作
22、于放大态时容易把输入的干扰信号也相又由于晶体管工作于放大态时容易把输入的干扰信号也相应放大，因而电路的抗干扰能力降低了。应放大，因而电路的抗干扰能力降低了。ECL电路一般应用于主要目标是高速度，对功率消耗不作电路一般应用于主要目标是高速度，对功率消耗不作为主要考虑，而且抗干扰措施比较好的场合。某些高速大为主要考虑，而且抗干扰措施比较好的场合。某些高速大型计算机采用型计算机采用ECL逻辑电路。逻辑电路。6.3 MOS门门电路电路n以以MOS管作为开关元件的门电路叫做管作为开关元件的门电路叫做MOS门电路门电路。同双。同双极型的极型的TTL集成逻辑门电路一样，集成逻辑门电路一样，MOS器件也有各种
23、各器件也有各种各样的集成逻辑门电路，如样的集成逻辑门电路，如“与与”门、门、“或或”门、门、“非非”门、门、“与非与非”门、门、“或非或非”门等。就逻辑功能而言，它们与门等。就逻辑功能而言，它们与TTL门电路并无区别。门电路并无区别。n MOS电路的最基本逻辑单元是反相器电路的最基本逻辑单元是反相器(“非非”门门)。由。由MOS管构成的反相器电路如图管构成的反相器电路如图6.25所示。所示。图图6.24 MOS三极管三极管 图图6.25 MOS管反相器管反相器n MOS管管反相器的漏极负载不是像双极型三极管反相器那反相器的漏极负载不是像双极型三极管反相器那样用电阻作负载，而是用一只样用电阻作负
24、载，而是用一只MOS管作负载，称其为负管作负载，称其为负载管。因为载管。因为MOS电路中要在半导体晶片上制造一个电路中要在半导体晶片上制造一个MOS管要比制造一个电阻容易，而且所占的面积要小得多。管要比制造一个电阻容易，而且所占的面积要小得多。n MOS电路的电路的一个突出优点是功耗低一个突出优点是功耗低。由于。由于MOS管的栅极管的栅极和源极、漏极之间并不存在直接通路，所以器件的输入阻和源极、漏极之间并不存在直接通路，所以器件的输入阻抗极高。抗极高。n MOS电路的电路的另一个优点是尺寸小另一个优点是尺寸小，在相当于一只双极型，在相当于一只双极型晶体管所占的面积上能制作晶体管所占的面积上能制
25、作50只只MOS管。管。nMOS电路的电路的主要缺点是工作速度较主要缺点是工作速度较TTL电路电路低低。6.4 逻辑门电路的性能指标逻辑门电路的性能指标6.4.1 输出高电平输出高电平(VOH)和输出低电平和输出低电平(VOL)nTTL“与非与非”门的输出高电平门的输出高电平VOH是指当输入端有一个是指当输入端有一个(或几或几个个)接低电平时，门电路的输出电平。其典型值为接低电平时，门电路的输出电平。其典型值为3.6V，指，指标为标为VOH3V。nTTL“与非与非”门的输出低电平门的输出低电平VOL是指在额定负载下，输入是指在额定负载下，输入全为高电平时的输出电平。全为高电平时的输出电平。VO
26、L的指标为的指标为VOL0.35V。6.4.2 关门电平关门电平(VOFF)、开门电平、开门电平(VON)和阈值电平和阈值电平(VT)n通过实验可以测出，一个门电路的输出电平随着输入电平通过实验可以测出，一个门电路的输出电平随着输入电平的变化而变化，并且反映出一定的对应关系，反映这种输的变化而变化，并且反映出一定的对应关系，反映这种输入输出电平对应关系的函数曲线称为入输出电平对应关系的函数曲线称为门电路的电压传输特门电路的电压传输特性曲线性曲线。nTTL“非非”门的电压传输特性曲线，门的电压传输特性曲线，如同如同6.26所示。所示。图图6.26 TTL“非非”门电压传输特性曲门电压传输特性曲n
27、从该曲线可以看到，当输入电平从该曲线可以看到，当输入电平V1由由0V向高变动时，输向高变动时，输出电平出电平VO在开始的一段基本保持高电平不变；而当在开始的一段基本保持高电平不变；而当V1超超过某一数值过某一数值VOFF后后,VO就迅速下降达到低电平，并且当就迅速下降达到低电平，并且当V1由由VON继续增加时继续增加时,VO基本保持低电平不变。基本保持低电平不变。n只要输入电平在只要输入电平在VOFF 以下就可以使输出保持在稳定的高电以下就可以使输出保持在稳定的高电平平,而只要输入电平在而只要输入电平在VON以上就可以使输出保持在稳定的以上就可以使输出保持在稳定的低电平。低电平。n输入电平输入
28、电平VOFF和和VON是使输出电平发生急剧变化的转折点。是使输出电平发生急剧变化的转折点。其中，其中，VOFF称作关门电平称作关门电平，它是指在保证输出为额定高电，它是指在保证输出为额定高电平的平的90%条件下所允许的最大输入低电平值。条件下所允许的最大输入低电平值。nVON称作开门电平称作开门电平，它是指在保证输出为额定低电平时所，它是指在保证输出为额定低电平时所允许的最小输入高电平值。允许的最小输入高电平值。n从图从图6.26还可以看出，电压传输特性曲线的转折区所对应还可以看出，电压传输特性曲线的转折区所对应的输入电压，是输出为高电平还是低电平的分界线。这个的输入电压，是输出为高电平还是低
29、电平的分界线。这个输入电压叫做输入电压叫做阈值电压或门槛电压阈值电压或门槛电压，并用，并用VT表示。表示。n转折区所对应的输入电压，实际上有一定的范围。所以，转折区所对应的输入电压，实际上有一定的范围。所以，通常通常把阈值电压把阈值电压VT定义为转折区中间那一点所对应的输入定义为转折区中间那一点所对应的输入电压值。电压值。n阈值电压阈值电压VT是门电路的一个重要特性参数。在电路的分析是门电路的一个重要特性参数。在电路的分析计算中，常把它作为决定门电路工作状态的关键值。当计算中，常把它作为决定门电路工作状态的关键值。当V1VT时，就认为门电路饱和，输出为低电平；当时，就认为门电路饱和，输出为低电
30、平；当V1VT时，就认为门电路截止，输出为高电平。时，就认为门电路截止，输出为高电平。6.4.3 平均延迟时间平均延迟时间n平均延迟时间平均延迟时间(tpd)是一个反映门电路工作速度的重要指标。是一个反映门电路工作速度的重要指标。n一个脉冲信号通过电子器件，其输出信号相对于输入信号一个脉冲信号通过电子器件，其输出信号相对于输入信号总会有时间上的延迟，这是由器件本身的物理特性所决定总会有时间上的延迟，这是由器件本身的物理特性所决定的。的。n以反相器为例，它的输入信号和输出信号时间关系如图以反相器为例，它的输入信号和输出信号时间关系如图6.27所示。其中所示。其中tdr由为前沿延迟时间，由为前沿延
31、迟时间，tdf为后沿延迟时间。为后沿延迟时间。通常取二者的平均值作为这种门电路的时间延迟指标，即通常取二者的平均值作为这种门电路的时间延迟指标，即平均延迟时间平均延迟时间tpd=(tdr+tdf)/2 图图6.27 反相器的时延反相器的时延6.4.4 扇入系数扇入系数(Ni)和扇出系数和扇出系数(No)n扇入系数扇入系数(Ni)：是指符合门电路各项规定参数的输入端数。是指符合门电路各项规定参数的输入端数。n扇入系数是在门电路制造时已被决定。在使用时需要注意扇入系数是在门电路制造时已被决定。在使用时需要注意的是对多余输入端的处理，比如对的是对多余输入端的处理，比如对“与非与非”门，应把空闲门，应
32、把空闲不用的输入端接为高电平，以防止各种干扰信号由它串入。不用的输入端接为高电平，以防止各种干扰信号由它串入。n扇出系数扇出系数(No):是指一个门电路所能驱动的同类门的数目。是指一个门电路所能驱动的同类门的数目。6.4.5 空载导通电源电流空载导通电源电流(ICCL)和空载截止电源电流和空载截止电源电流(ICCH)n空载导通电源电流空载导通电源电流ICCL是指输入端全部悬空，是指输入端全部悬空，“与非与非”门门处于空载导通处于空载导通(T5导通导通)状态时，电源供给的电流。状态时，电源供给的电流。n空载截止电源电流空载截止电源电流ICCH则是在输入端接低电平，则是在输入端接低电平，“与非与非
33、”门处于空载截止门处于空载截止(T5截止截止)状态时，电源供给的电流。状态时，电源供给的电流。n根据根据ICCL、ICCH和和VCC的值，很容易求出空载导通功耗的值，很容易求出空载导通功耗Pon和空载截止功耗和空载截止功耗 Poff。n Pon=VCCICCL Poff=VCCICCH6.5 常用逻辑门的图形符号常用逻辑门的图形符号n下面下面给出常用逻辑门的图形符号汇总图，给出常用逻辑门的图形符号汇总图，如图如图6.28所示。所示。图图6.28 常用逻辑门的图形符号常用逻辑门的图形符号例例6.1 已知有逻辑表达式已知有逻辑表达式F=(A*B+AB*)*，并假定输入端只提，并假定输入端只提供原变
34、量供原变量A、B，试用常用逻辑门图形符号画出逻辑图。，试用常用逻辑门图形符号画出逻辑图。n用两块用两块“非非”门和一块门和一块“与或非与或非”门实现的逻辑图门实现的逻辑图如图如图6.29(a)所示所示。也可以用一块。也可以用一块“与非与非”门和一块门和一块“与或非与或非”门实现，门实现，如图如图6.29(b)所示。所示。图图6.29 利用逻辑门图形符号画逻辑图利用逻辑门图形符号画逻辑图例例6.2 画出用画出用“与非与非”门实现门实现F=A(B+C+D)的逻辑图。的逻辑图。由于由于F=A(B+C+D)=AB+AC+AD=(AB)*(AC)*(AD)*，所以用所以用“与非与非”门画出的逻辑图门画出的逻辑图如图如图6.30所示所示。图图6.30 用用“与非与非”门实现的逻辑图门实现的逻辑图第第6章章 作业作业P1706.2 6.6 6.7
