1、微机原理与接口技术存储器及其接口存储器及其接口存储器及其接口l存储器的概念、分类和要素存储器的概念、分类和要素l内（半导体）存储器内（半导体）存储器lIBM-PC/XTIBM-PC/XT中的存储器、扩展存储器及其管理中的存储器、扩展存储器及其管理l外存储器外存储器lCPUCPU与存储器的连接与存储器的连接l内存模组的基本构造内存模组的基本构造l主流内存条介绍主流内存条介绍l内存相关技术内存相关技术存储器的概念、分类和要素l简介l半导体存储器的分类l选择存储器件的考虑因素存储系统概述存储体系存储系统是计算机的重要组成部分,用来存储计算机工作需要的信息（程序和数据）的部件，构成计算机的信息记忆功能
2、。存储器可分为两大类：内部存储器和外部存储器。内部存储器外部存储器微机存储系统的层次结构 2 半导体存储器的分类l按使用元件分类l从应用角度分类I按使用元件分类（1）双极型l由TTL（Transistor-Transistor Logic）晶体管逻辑电路构成。l存储器工作速度快，与CPU处在同一量级l集成度低、功耗大、价格偏高（2）单极型（MOS型）l用来制作多种半导体存储器件，如静态RAM、动态RAM、EPROM、E2PROM、Flash Memory等。l集成度高、功耗低、价格便宜l速度较双极型器件慢II从应用角度分类从应用角度分类半导体存储器半导体存储器随机存取存储器随机存取存储器 （R
3、AMRAM）只读存储器（只读存储器（ROMROM）静态静态RAMRAM（SRAMSRAM）动态动态RAMRAM（DRAMDRAM）掩膜式掩膜式ROMROM可编程可编程ROMROM（PROMPROM）可擦除可擦除PROMPROM（EPROMEPROM）电可擦除电可擦除PROMPROM（E E2 2PROMPROM）闪速存储器闪速存储器(Flash Memory)(Flash Memory)说明（1）随机存取存储器RAMl信息可以随时写入或读出l关闭电源后所存信息将全部丢失l静态RAM采用双稳电路存储信息，而动态RAM是以电容上的电荷存储信息。l静态RAM速度更快，而动态RAM的集成度更高、功耗和
4、价格更低，动态RAM必须定时刷新。（2）只读存储器ROMlROM是一种在工作过程中只能读不能写的非易失性存储器l掉电后所存信息不会丢失3 选择存储器件的考虑因素l易失性l存储容量l功耗l存取速度l性能/价格比l可靠性l集成度返返 回回内存储器l随机读写存储器（RAM）l只读存储器（ROM）随机读写存储器（RAM）lRAM的基本结构及组成l静态RAM（SRAM）l动态RAM（DRAM）l新型RAM技术及芯片RAM的基本结构及组成l存储矩阵（存储体）l地址译码器l读/写驱动电路l三态数据缓冲器l控制电路RAM的组成的组成1 1存储体存储体l存储芯片的主体，它由若干个存储单元组成。存储芯片的主体，它
5、由若干个存储单元组成。l一个存储单元为一个字节，一个存储单元为一个字节，存放存放8 8位二进制信息位二进制信息 。l每个存储单元有一个地址（称为存储单元地址）每个存储单元有一个地址（称为存储单元地址）l存储体总是按照二维矩阵的形式来排列存储元电路。存储体总是按照二维矩阵的形式来排列存储元电路。l体内基本存储元的排列结构通常有两种。体内基本存储元的排列结构通常有两种。一种是一种是“多字一位多字一位”结构（简称位结结构（简称位结构）构），其容量表示成，其容量表示成N N字字1 1位。例如，位。例如，1 1K K1 1位，位，4 4K K1 1位。位。另一种排列是另一种排列是“多字多多字多位位”结构
6、（简称字结构）结构（简称字结构），其容量表示为：，其容量表示为：N N字字4 4位位/字或字或N N字字8 8位位/字。如静态字。如静态RAMRAM的的61166116为为2 2K K8 8，62646264为为8 8K K8 8等。等。2 2地址译码器地址译码器 l接收来自接收来自CPUCPU的的N N位地址，经译码后产生地址选择信号位地址，经译码后产生地址选择信号3.3.读读/写驱动电路写驱动电路l包括读出放大和写入电路。包括读出放大和写入电路。4 4三态数据缓冲器三态数据缓冲器l用于暂时存放来自用于暂时存放来自CPUCPU的写入数据或从存储体内读出的数据。的写入数据或从存储体内读出的数据
7、。5 5控制电路控制电路l接收片选信号及来自接收片选信号及来自CPUCPU的读的读/写控制信号，形成芯片内部控制信号写控制信号，形成芯片内部控制信号 RAM的结构框图的结构框图随机存储器的基本结构框图地址译码器 存 储矩 阵读写驱动电路 三 态数 据缓冲器控制电路地址线控制线数据线静态RAMlSRAM的基本存储电路lSRAM芯片的应用T1、T2为工作管，为工作管，T3、T4是负是负载管，载管，T5、T6、T7、T8是控制是控制管管。该电路有两种稳定状态：该电路有两种稳定状态：T T1 1截截止，止，T T2 2导通为状态导通为状态“1”“1”；T T2 2截截止，止，T T1 1导通为状态导通
8、为状态“0”“0”。NMOSNMOS的基本存储电路的基本存储电路 行选线行选线X 列选线列选线Y T8B T7A T6 T5 T2 T1 T4 T3VCCI/O I/ONMOSNMOS的基本存储电路的基本存储电路CMOSCMOS的基本存储电路的基本存储电路AB行选线X列选线YI/O6管CMOS静态存储电路图I/OD位线D位线T1T2T4T3VCCT5T6T7T86管存储电路T1、T2、T5、T6为N沟道增强型管；T3、T4为P沟道增强型管。该电路有两种稳定状态：T1截止、T2导通、T4截止为状态“1”；T1导通、T2断开、T3截止为状态“0”。SRAM芯片应用l常用的常用的SRAM芯片有芯片有
9、2114（1K4）、）、2142（1K4）、）、6116（2K8）、）、6232（4K8）、）、6264（8K8）、）、和和62256（32K8）等。等。GND 1 182114 9 10A6A5A4A3A0A1A2CSVCCA7A8A9D0D1D2D3WE符号名称功能A0 A9地址线接相应地址总线，用于对某存储单元寻址D0 D3双向数据线用于数据的写入和读出片选线低电平时，选中该芯片写允许线 =0,=0 时写入数据VCC电源线+5VCSCSWEWE（1 1）Intel 2114 Intel 2114 引脚及其符号功能说明引脚及其符号功能说明SRAM芯片应用（2 2）6116 6116 引脚及
10、其符号功能说明引脚及其符号功能说明 6116引脚 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND VCC A8 A9 WE OE A10 CS D7 D6 D5 D4 D3 1 24 2 23 3 22 4 21 5 20 6 19 7 18 8 17 9 16 10 15 11 14 12 13 61166116CSWEOE工作方式D0 D7010读输出00写输入1隔离高阻动态RAMlDRAM的基本存储电路lDRAM芯片的应用 DRAM的基本存储电路的基本存储电路电容CD有电荷表示“1”，无电荷表示“0”。若地址经译码后选中行选线X及列选线Y，则T1、T2同时导通，
11、可对该单元进行读/写操作。T2为一列基本存储单元电路上共有的控制管。CDT1字选择线刷 新放大器位选择线T2单管动态RAM存储电路数据线（D）DRAM芯片应用芯片应用 DOUT 输出缓冲器 A0A1A2A3A4A5A6A7 128128 存储矩阵 128 读出放大器 1/2(1/128 列译码器)128 读出放大器 128128 存储矩阵 1/128 行译码器 1/128 行译码器 128128 存储矩阵 128 读出放大器 1/2(1/128 列译码器)128 读出放大器 128128 存储矩阵 8位地址锁存器 1/4I/O门 行时钟缓冲器 列时钟缓冲器 写允许时钟缓冲器 数据输入缓冲器 R
12、AS CAS WE DIN 2164A内部结构示意图 NC DIN WE RAS A0 A2 A1 GND VCC CAS DOUT A6 A3 A4 A5 A7 1 16 2 15 3 14 4 13 5 12 6 11 7 10 8 9 2164A 引脚 2164A 2164A引脚及内部结构示意图引脚及内部结构示意图DRAM芯片结构DRAM芯片结构：存储阵列为多页面结构，地址线为行地址和列地址分别传送，由行选通(RAS)信号和列选通信号控制。数据线分为输入和输出，WE有效为写，无效为读。RAS：Row Address StrobeCAS：Column Address Strobe行选择信号
13、列选择信号行地址译码器地址WE数据输出数据输入位存储单元地址锁存器列地址译码器RAS CAS新型RAM技术及芯片lEDO RAMlBEDO RAMlSDRAMlSDRAM IIlCDRAMlSLDRAMlRDRAMlConcurrent RDRAM lDirect RDRAM 只读存储器l掩膜式ROMl可编程的ROMl可擦除可编程的ROMl电可擦可编程的ROMl闪速存储器（Flash Memory）1.掩膜式ROMl单译码结构：简单44位MOS管的结构电路及其MROM对应的内容 单译码结构电路 VDD 字线0 字线1 字线2 字线3 位线3 位线2 位线1 位线0 D3 D2 D1 D0 A0
14、 A1 字 线 地 址 译 码 器 位字位3位2位1位0字00（1）1（0）1（0）0（1）字10（1）1（0）0（1）1（0）字21（0）0（1）1（0）0（1）字30（1）0（1）0（1）0（1）说明：当输出线上有反相时，掩膜式说明：当输出线上有反相时，掩膜式ROMROM的内容就为括号中的值。的内容就为括号中的值。掩膜式ROM的内容 复合译码结构l复合译码结构：复 合 译 码 结 构 电 路 1 2 32 I/O A5 A6 A7 A8 A9 1 2 32 A0 A1 A2 A3 A4 X地址译码器 Y 地 址 译 码 器 2.可编程的ROM字线WiUCC熔丝位线Di熔丝型PROM存储电路
15、VD1VD2字线Wi位线Di二极管破坏型PROM存储电路PROMPROM在出厂时，其内容为在出厂时，其内容为“空白空白”，用户通过专用设备来写入，用户通过专用设备来写入信息。一旦写入信息就不能再更改。信息。一旦写入信息就不能再更改。3.可擦除可编程的ROM(b)S D 位 线 字 线 浮 空 N衬底P+P+S(源极)SiO2浮空多晶体栅D(漏极)(a)EPROM结构示意图EPROM芯片上方有一个石英玻璃窗口，当用一定波长、一定光强的紫外线透过窗口照射时，所有存储电路中浮栅上的电荷会形成光电流泄放掉，使浮栅恢复初态。4.电可擦可编程的ROME2PROM结构示意图在EEPROM中，使浮动栅带上电荷
16、与消去电荷的方法与EPROM是不同的。在EEPROM中，漏极上面增加了一个隧隧道二极管道二极管，它在第二栅极(控制栅)与漏极之间的电压VG的作用下(实际为电场作用下)，可以使电荷通过它流向浮空栅，即起编程作用；，即起编程作用；若VG的极性相反也可以使电荷从浮动栅流向漏极，即起擦除作用起擦除作用。编程与擦除所用的电流是极小的，可用普通的电源供给。5.闪速存储器（Flash Memory）闪存也称快擦写存储器，有人也简称之Flash。Flash Memory属于EERPOM类型 ,有很高的存取速度，而且易于擦除和重写，而且可以选择删除芯片的一部分内容，但还不能进行字节级别的删除操作。返返 回回IB
17、M-PC/XTIBM-PC/XT中的存储器、扩展存储器及其管理中的存储器、扩展存储器及其管理 l存储空间的分配lROM子系统lRAM子系统l寻址范围l存储器管理l高速缓冲存储器Cache1.1.存储空间的分配存储空间的分配 IBM PC/XT存储空间的分配 RAM 640KB 保留 128KB ROM 256KB 00000H 3FFFFH 40000H 9FFFFH A0000H BFFFFH C0000H EFFFFH F6000H FFFFFH 系统板上RAM 256KB I/O通道中的 扩展RAM 384KB 保留的RAM 128KB 扩展ROM 198BK 16KB 基本ROM40K
18、B 2.ROM2.ROM子系统子系统 MEMRA19A18A17A16A15A14-A0D7-D0CS0CS1CS2CS3CS4CS5CS6CS7CS 8K8OE ROM U19 2764CS 32K8OE ROMA14A0 U18D7D0 27256G2A Y0G1 Y1G2B Y2 U23 Y3 74LS138 Y4C Y5B Y6A Y7G2A Y0G1 Y1G2B Y2 U23 Y3 74LS138 Y4C Y5B Y6A Y7系统的基本ROM电路示意图系统冷启动、热启动和自测试。基本外部设备的输入输出驱动程序。这些驱动程序都要调用某种类型的中断。硬件中断管理程序。系统配置分析程序。字
19、符图形发生器。时钟管理程序。DOS 引导程序存储器地址区域存储器地址区域 MEMR0CS1CS2CS3CS4CS5CS6CS7CS片选信号条 件管理的存储区域A19A18A17A16A15011000C0000C7FFFH011001C8000CFFFFH011010D0000D7FFFH011011D8000DFFFFH011100E0000E7FFFH011101E8000EFFFFH011110F0000F7FFFH011111F8000FFFFFH ROM子系统中译码器管理的存储器地址 3.RAM3.RAM子系统子系统 IBM-PC/XT 的 RAM 子系统示意图 校验位标志 总线数据
20、 D7D0 D7D0 R/W 控制信号 刷新控制信号 地址总线 A19A16 A15A0 RAS CAS A7A0 A15A8 DRAM 刷新逻辑 校验位标志 总线数据 D7D0 D7D0 校验位写入 校验位读出 DRAM 21649 DRAM 21649 DRAM 21649 DRAM 21649 奇偶校验 逻辑 数据 收发器 校验位标志 总线数据 D7D0 D7D0 校验位写入 校验位读出 DRAM 21649 DRAM 21649 DRAM 21649 DRAM 21649 奇偶校验 逻辑 数据 收发器 校验位写入 校验位读出 DRAM 21649 DRAM 21649 DRAM 216
21、49 DRAM 41649 奇偶校验 逻辑 数据 收发器 地址 多路器 电路 片选译码 电路 系统板上系统板上RAMRAM子系子系统为统为256KB256KB，每，每64KB64KB为一组，采用为一组，采用9 9片片4164 DRAM4164 DRAM芯片，芯片，8 8片构成片构成64KB64KB，另一，另一片用于奇偶校验片用于奇偶校验4.4.寻址范围寻址范围CPU数据总线地址总线寻址范围80888位20位1MB80868位20位1MB8028616位24位16MB8038632位32位4GB8048632位32位4GBPentium64位32位4GBItanium/Itaniun 264位6
22、4位4TB不同CPU的寻址范围 5.5.存储器管理存储器管理l实地址方式l虚拟地址保护方式l虚拟8086方式6.6.高速缓冲存储器高速缓冲存储器CacheCachel高速缓冲存储器是为了弥补主存储器速度的不足，而设置在高速缓冲存储器是为了弥补主存储器速度的不足，而设置在CPUCPU与主存储器之间，构成与主存储器之间，构成CPU-Cache-CPU-Cache-主存主存 -辅存层次结构辅存层次结构 lCPUCPU访问高速缓冲存储器访问高速缓冲存储器 返返 回回外存储器l软盘l硬盘l光盘l移动存储器1.软盘扇区盘面0磁道末磁道软盘盘片磁盘存储容量=盘面数 磁道数/面 扇区数/磁道 字节数/扇区2.
23、硬盘扇区柱面磁道硬盘盘片组示意图硬盘存储容量=磁头数柱面数每道扇区数每道扇区字节数磁头数=盘面数，柱面数=每个盘面的磁道数 3.光盘CDCD（Compact DiskCompact Disk）光盘）光盘DVDDVD（Digital Versatile DiscDigital Versatile Disc）数字通用光盘）数字通用光盘其他类型光盘其他类型光盘 ：MOMO、蓝光技术光盘、蓝光技术光盘 4.移动存储器l移动硬盘 lLS-120盘 lZIP盘 lUSB闪存盘 返返 回回CPU与存储器的连接lCPU与存储器连接时应注意的问题l存储器片选信号的产生方式和译码电路lCPU与存储器的连接CPU与
24、存储器连接时应注意的问题lCPU总线的负载能力l存储器的组织、地址分配以及片选问题 lCPU的时序与存储器芯片的存取速度之间的配合 l控制信号的连接 片选信号产生的方式和译码电路l片选信号产生的方式 l存储地址译码电路 1.片选信号产生的方式l线选法（线选方式）l全译码法（全译码方式）l局部译码法（局部译码方式）2.存储地址译码电路 74LS138 引脚 VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 A B C G2A G2B G1 Y7 GND 1 16 2 15 3 14 4 13 5 12 6 11 7 10 8 9 G2BG2AY0Y7Y0Y1Y2Y3Y4Y5Y6Y7 G1C B
25、A有效输出0 0 10 0 01 1 1 1 1 1 1 00 0 10 0 11 1 1 1 1 1 0 10 0 10 1 01 1 1 1 1 0 1 10 0 10 1 11 1 1 1 0 1 1 10 0 11 0 01 1 1 0 1 1 1 10 0 11 0 11 1 0 1 1 1 1 10 0 11 1 01 0 1 1 1 1 1 10 0 11 1 10 1 1 1 1 1 1 1其他值 1 1 1 1 1 1 1 1 无效注：表示不定 74LS138的功能表 CPU与存储器的连接lCPU与存储器的连接实质上就是与系统总线的连接。lRAM与CPU的连接主要包括：地址线
26、的连接、数据线的连接、控制线的连接。11KB RAM与CPU的连接l存储体所需芯片数目的确定：总片数=总容量/（容量/片）l构成数据总线所需的位数和存储体所需的容量 l控制线、数据线和地址线的连接 用 10241 位的芯片组成 1KB RAM 的方框图 A0 A9 D0 D7 8 I/O 7 I/O 6 I/O 5 I/O 4 I/O 3 I/O 2 I/O 1 10241 I/O 地址线 数据线 1KB RAM与CPU的连接 A8 A9 A0 A7 D0 D7 地址线 数据线 A0 CE 4 I/O A0 CE 3 2564 A7 I/O A0 CE 6 I/O A0 CE 5 2564 A
27、7 I/O A0 CE 8 I/O A0 CE 7 2564 A7 I/O A0 CE 2 I/O A0 CE 1 2564 A7 I/O 译码器 用2564位的芯片组成1KB RAM的方框图 2.4KB RAM与CPU相连 l存储体所需芯片数目的确定:采用Intel 2114（10244位），4KB RAM共需要8片该芯片 l构成数据总线所需的位数和存储体所需的容量l控制线、数据线和地址线的连接 u线选法线选法u局部译码法局部译码法u全译码法全译码法线选法 用2114芯片组成4KB RAM线选控制译码结构图 A9A0 D7D0 A9A0 CS OE 2114 WE D7D0 A9A0 D7D
28、0 A9A0 CS OE 2114 WE D7D0 A9A0 D7D0 A9A0 CS OE 2114 WE D7D0 A9A0 D7D0 A9A0 CS OE 2114 WE D7D0 A13 A12 A11 A10 A9A0 D7D0 WE RD 返返 回回线选法A15 A14 A13 A12 A11 A10地址分布0 0 1 1 1 0第一组：3800H3BFFH0 0 1 1 0 1第二组：3400H07FFH0 0 1 0 1 1第三组：2C00H2FFFH0 0 0 1 1 1第四组：1C00H1FFFH线选方式地址分布 局部译码选择方式 用2114芯片组成4K RAM局部译码结构
29、图 A9A0 D7D0 A9A0 CS 2114 WE D7D0 译码器 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A15 A12 A11 A10 A9A0 IO/M CPU WE D7D0 返返 回回全译码法 用 2114 芯片组成 4K RAM 全局译码结构图 A9A0 D7D0 A9A0 CS 2114 WE D7D0 6：64译 码 器 A9A0 D7D0 A9A0 CS 2114
30、WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A15A10 A9A0 IO/M CPU WE D7D0 返返 回回内存模组的基本构造l内存模组(内存条)由多块DRAM芯片组成，如早期的4MX8的模组，采用30线的SIMM封装，将8片4MX1的芯片封装的一起。l模组引线A0A10：行、列地址线；DQ1DQ8：数据线；CAS：列选通信号;RAS：行选通信号；WE：写命令，0=写，1=
31、读DQ1DQ8A0A10RASCASWE行地址行地址列地址列地址RASCAS地址数据数据数据主流内存条介绍l内存条目前内存的物理结构都是条状的模块，由DRAM芯片构成的条状电路模块。内存条的使用必须符合芯片组的要求类型类型 接口接口 位宽位宽 单条容量单条容量 电压电压 应用时代应用时代=DRAM 30 SIMM 8 256K4M 5286/386/486FPM DRAM 72 SIMM 32 432M 5 486/PentiumEDO DRAM 72 SIMM 32 432M 5 PentiumSDRAM 168 DIMM 64 32256M 3.3PentiumRambus DRAM 18
32、4 RIMM16 64M1G 2.5PentiumDDR SDRAM 184 DIMM 64 128512M2.5PentiumDDR2 SDRAM 240 DIMM64 256M1G1.8Pentium=SIMM:Single In-line Memory ModuleFPM:Fast Page Mode DIMM:Dual In-line Memory ModuleEDO:Extended Data Out RIMM:Rambus In-line Memory ModuleDDR:Double Data Rate 主流内存条介绍FPM DRAMlFPM(Fast Page Mode)DRA
33、M增加4字节的突发传送模式，当连续的4个字节在同一行时，在送出行地址和列地址读出第一个数据后，下面的三个数据可以只送出列地址即可以读出。省去了传送三次行地址的时间。行地址列地址1列地址2列地址3列地址4数据1数据2数据3数据4RASCASDATAAdd.l在突发传送期间，必须完成前一次的读写，才可以传送下一个列地址。主流内存条介绍EDO DRAMlEDO(Extended Data Out)DRAMEDO DRAM是在FPM DRAM的基础上的改进，由于引入了预读取机制，EDO DRAM 可以在输出数据的同时进行下一个列地址选通。EDO DRAM的读写速度比FPM DRAM提高20%40%。行
34、地址列地址1列地址2列地址4数据1数据2数据3数据4RASCASDATAAdd.列地址3 由于动态存储器的机理的原因，相邻的两次列地址传送之间必须有时间间隔(预充电时间)。主流内存条介绍SDRAMlSDRAM(Synchronous SRAM)FPM和EDO 存储模组中只有一个Bank，SDRAM有多个Bank，在单元组织上采用交叉存放。如果有两个Bank，Bank0和Bank1交错读写，在读写某一个Bank时，另一个bank完成预充电。SDRAM的读写是和系统总线时钟clock同步的。SDRAM是64位位宽，3.3伏工作电压。行地址列地址数据1数据2数据3数据4CLOCKRASCASAdd.
35、Data主流内存条介绍DDR DDR(Double Data Rate)SDRAM：在SDRAM的基础上，内部具备2bit预取机制，采用时钟的上、下沿分别传输数据，使传送带宽增加一倍。在相同的时钟频率下，DDR比SDRAM的传输速度提高一倍。双体结构：存储阵列由双存储体构成，交叉编址，执行一个存储器输出的同时准备另一个存储器的数据，按时间交替输出。DDR SDRAM为64位位宽，2.5伏工作电压。主流内存条介绍DDR2 DDR2 SDRAM：DDR SDRAM的改进型，使用数据预取实现内部并行化，降低芯片的工作频率。DDR2 采用更低的电压：1.8伏。内存相关技术双通道技术l双通道通过在内存控
36、制器（北桥芯片或MCH）上增加两个存储器通道，使用现有的存储器模组实现两个通道并行工作，在同时安装两条64位的DDR或DDR2存储器条，可以实现128位的位宽。支持双通道的主机板一般都有4个DIMM存储器插槽，两个内存条必须插到同颜色的插槽才可以配置成双通道模式。内存相关技术内存技术规范及标注格式PC66PC100PC133标准总线频率66MHz100MHz133MHz带宽533MB/s800MB/s1067MB/sSDRAM主要的标准有PC66、PC100、PC133三种。内存相关技术内存技术规范及标注格式RDRAM主要有PC600、PC800、PC1066、PC1200几种。PC800PC
37、1066PC1200标准工作频率400MHz533MHz600MHz单通道带宽1.6GB/s2.1GB/s2.4GB/s双通道带宽3.2GB/s4.3GB/s4.8MB/sPC600300MHz1.2GB/s2.4GB/s内存相关技术内存技术规范及标注格式DDR有PC2100、PC2700、PC3200、PC4200等几种。DDR 266DDR 333规格工作频率133MHz166MHz单通道带宽2.1GB/s2.7GB/s双通道带宽4.2GB/s5.3GB/sDDR 400 200MHz3.2GB/s4.8GB/sPC2100PC2700标准PC3200DDR 533 266MHz4.2GB
38、/s8.5GB/sPC4200DDR2主要有PC2-3200、PC2-4300、PC2-5300几种。DDR2-400DDR2-533DDR2-667规格工作频率200MHz266MHz333MHz单通道带宽3.2GB/s4.3GB/s5.3GB/s双通道带宽6.4GB/s8.5GB/s10.67GB/sPC2-3200PC2-4300PC2-5300标准内存相关技术内存技术规范及标注格式作业lFlash存储器和传统的只读存储器相比有什么优点？l与硬盘、RAM相比较，Flash存储器有什么优势和缺陷？l内存的速度怎样定义？什么是内存的带宽？l从存储机理、芯片结构和应用三个方面比较SRAM和DRAM。l64MB的SRAM和DRAM芯片的地址引线和数据引线各有多少条？l简述从EDO DRAM到SDRAM存储器采用的改进技术。l比较SDRAM与DDR SDRAM的特点。l使用CPU-Z（1.39，cpuid/cpuz.php）测试一台计算机的存储器类型、容量以及SPD信息，写出测试结果。
