1、编辑版pppt1Chapter 4 Flip-Flops第四章第四章 触发器触发器数字电子技术数字电子技术概述概述触发器的逻辑功能及其描述触发器的逻辑功能及其描述触发器的电路结构与动作特点触发器的电路结构与动作特点触发器应用举例触发器应用举例编辑版pppt2概述概述4.1 4.1 概述概述数字电子技术数字电子技术 数字电路中，有时需要使用具有记忆功能的基本逻辑数字电路中，有时需要使用具有记忆功能的基本逻辑单元。单元。能够存储能够存储1位二值信号（位二值信号（0，1）的基本单元电路统）的基本单元电路统称为触发器称为触发器。触发器是构成时序逻辑电路的。触发器是构成时序逻辑电路的基本电路基本电路，是
2、，是联系组合逻辑电路和时序逻辑电路的联系组合逻辑电路和时序逻辑电路的桥梁桥梁。一、触发器的两个基本特点一、触发器的两个基本特点：1、具有两个能自行保持的稳定状态表示逻辑状态的、具有两个能自行保持的稳定状态表示逻辑状态的0 和和1；2、根据不同的输入信号可以置成、根据不同的输入信号可以置成1或或0状态。状态。二、触发器的分类：二、触发器的分类：编辑版pppt34.1 4.1 概述概述数字电子技术数字电子技术（一）按（一）按电路结构形式电路结构形式不同可分为不同可分为 基本基本RS-FF（锁存器）（锁存器）同步同步FF（电平触发）（电平触发）主从主从FF（脉冲触发）（脉冲触发）边沿边沿FF（边沿触
3、发）（边沿触发）CMOS工艺工艺FF（二）按（二）按逻辑功能逻辑功能分分 RS、JK、D、T、T等等（三）按（三）按存储数据的原理存储数据的原理不同可分为不同可分为 静态静态FF和动态和动态FF编辑版pppt44.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术触发器的电路结构和动作特点触发器的电路结构和动作特点4.2.1 基本基本RSRS触发器（触发器（Basic RS Flip-flopBasic RS Flip-flop）编辑版pppt54.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术一、与非门构成的基本
4、一、与非门构成的基本RSRS触发器触发器图图4.2.14.2.1 与非门构成与非门构成的基本的基本RS-FFRS-FF的逻辑图的逻辑图 表表4 42 21 1 与非门构成的基与非门构成的基本本RS-FFRS-FF的真值表（特性表）的真值表（特性表）功能功能 1 10 1 11 0 10 0 11 1 00 1 01 0 00 0 01DSDRnQ1nQ保持0111001*1*置1置0不定注：注：和和 的的0 0状态同时消失后状态将不定。状态同时消失后状态将不定。DSDR编辑版pppt64.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术图图4.2.24.
5、2.2 与非门构成的基本与非门构成的基本RS-FFRS-FF的图形符号的图形符号 DSDRQ例例1 1：已知基本已知基本RS-FF中中 和和 的电压波形的电压波形如下图所示，试画出如下图所示，试画出Q和和 端对应的电压波端对应的电压波形（令形（令 ）。）。0nQ解：解：编辑版pppt74.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术二、或非门构成的基本二、或非门构成的基本RSRS触发器触发器图图4.2.34.2.3 或非门构成的基本或非门构成的基本RS-FFRS-FF的逻辑图和图形符号的逻辑图和图形符号 表表4 42 22 2 或非门构成的基本或非门
6、构成的基本RS-FFRS-FF的真值表（特性表）的真值表（特性表）保持保持置置1置置0不定不定注：注：和和 的的1 1状态同时状态同时消失后状态消失后状态将不定。将不定。DSDR编辑版pppt84.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术基本基本RS触发器的特点：触发器的特点：电路简单，电路简单，直接置位、复位直接置位、复位，操作方便。，操作方便。基本基本RS触发器经常用于触发器经常用于键盘输入、消除开关噪声键盘输入、消除开关噪声等场所。等场所。例例2：键盘消抖示例键盘消抖示例编辑版pppt94.2 4.2 触发器的电路结构及动作特点触发器的电路
7、结构及动作特点数字电子技术数字电子技术 在数字系统中，为协调各部分的动作，常要在数字系统中，为协调各部分的动作，常要求某些触发器于同一时刻动作。为此，必须引入求某些触发器于同一时刻动作。为此，必须引入同步信号，使这些触发器只有在同步信号到达时同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态。通常才按输入信号改变状态。通常把这个同步信号叫把这个同步信号叫做时钟脉冲，或称为时钟信号，简称时钟，用做时钟脉冲，或称为时钟信号，简称时钟，用CP（Clock Pulse）表示）表示。同步触发器又称为同步触发器又称为“钟控触发器钟控触发器”，即时钟，即时钟控制的电平触发器。控制的电平触发器。4
8、.2.2 同步触发器（同步触发器（Synchronous Flip-flop）编辑版pppt104.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 一、同步一、同步RSRS触发器触发器（一）电路结构与工作原理分析（一）电路结构与工作原理分析图图4.2.44.2.4 同步同步RS-FFRS-FF的逻辑图的逻辑图 表表4 42 23 3 同步同步RS-FFRS-FF的特性表的特性表注：注：*CPCP回到低电平后状态不定。回到低电平后状态不定。CPSR0 xx000 xx1110000100111100111011101001011011101*11111*
9、nQ1nQ保持保持置置1置置0不定不定编辑版pppt114.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 从同步从同步RS-FF的特性表可知，的特性表可知，只有只有CP=1时，时，FF输输出端的状态才会受输入信号的控制出端的状态才会受输入信号的控制，而且在，而且在CP=1时的时的特性表与基本特性表与基本RS-FF的特性表相同。输入信号同样需的特性表相同。输入信号同样需要遵守要遵守SR=0的约束条件。且由表可得同步的约束条件。且由表可得同步RS-FF的的特 性 方 程 和 控 制 输 入 端 的 约 束 条 件 如 下：特 性 方 程 和 控 制 输
10、入 端 的 约 束 条 件 如 下：01RSQRSQnn 在使用同步在使用同步RS-FF时，有时还需要在时，有时还需要在CP信号到来信号到来之前之前将触发器预先置成指定的状态，为此在实用的同将触发器预先置成指定的状态，为此在实用的同步步RS-FF电路上往往还设有专门的电路上往往还设有专门的异步置位输入端异步置位输入端和和异步复位输入端异步复位输入端。其逻辑图和图形符号如下所示。其逻辑图和图形符号如下所示。编辑版pppt124.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术图图4.2.54.2.5 实用同步实用同步RS-FFRS-FF的逻辑图和逻辑符号的
11、逻辑图和逻辑符号 CP=0编辑版pppt134.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术（二）动作特点（二）动作特点 同步同步RS-FF的动作特点：在的动作特点：在CP=1的全部时间里的全部时间里S和和R的变化都将引起的变化都将引起FF输出端状态的变化。由此可知，若输出端状态的变化。由此可知，若在在CP=1的期间内输入信号发生多次变化，则的期间内输入信号发生多次变化，则FF的状态也的状态也会发生多次翻转会发生多次翻转，这就降低了电路的抗干扰能力。，这就降低了电路的抗干扰能力。编辑版pppt144.2 4.2 触发器的电路结构及动作特点触发器的电路
12、结构及动作特点数字电子技术数字电子技术解：解：例例2 2：已知同步已知同步RS-FF的的CP、S、R的波形，且的波形，且 ,试画出试画出Q、的波形。的波形。1nQQ编辑版pppt154.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术二、同步二、同步D D触发器触发器 为了为了从根本上避免同步从根本上避免同步RS触发器触发器R、S同时为同时为1的情的情况况出现，可以在出现，可以在R和和S之间接一非门。这种单输入的之间接一非门。这种单输入的FF叫叫做同步做同步D触发器（又称触发器（又称D锁存器），其逻辑图和特性表如锁存器），其逻辑图和特性表如下所示：下所示
13、：图图4.2.64.2.6 同步同步D-FFD-FF的逻辑图的逻辑图 表表4 42 24 4 同步同步D-FFD-FF的特性表的特性表CPD说明说明0 x00保持保持111000送送0101101送送111nQ1nQ编辑版pppt164.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术图图4.2.74.2.7 同步同步D-FFD-FF的惯用符号和国标符号的惯用符号和国标符号 由特性表可得同步由特性表可得同步D-FF的特性方程为：的特性方程为：DQn1编辑版pppt174.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子
14、技术 同步同步D-FF的逻辑功能是的逻辑功能是：CP到来时（到来时（CP=1），），将输入数据将输入数据D存入触发器，存入触发器，CP过后（过后（CP=0），触发），触发器保存该数据不变器保存该数据不变，直到下一个，直到下一个CP到来时，才将新到来时，才将新的数据存入触发器而改变原存数据。的数据存入触发器而改变原存数据。正常工作时要求正常工作时要求CP=1期间期间D端数据保持不变。端数据保持不变。三、同步三、同步JKJK触发器触发器 同步同步JK-FF解决了同步解决了同步RS-FF输入控制端输入控制端S=R=1时触时触发器的新状态不确定的问题发器的新状态不确定的问题。JK-FF的的J端相当于置
15、端相当于置“1”（S）端，）端，K端相当于置端相当于置“0”（R）端。）端。编辑版pppt184.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术图图4.2.84.2.8 同步同步JK-FFJK-FF的逻辑图的逻辑图 表表4 42 25 5 同步同步JK-FFJK-FF的特性表的特性表CPJ K说明说明0X X00保持保持1110 0 001110 100置置01011 001置置11111 101翻转翻转10nQ1nQTCPH3tpd编辑版pppt194.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术图图4.2
16、.9 4.2.9 同步同步JK-FFJK-FF的惯用符号和国标符号的惯用符号和国标符号 由同步由同步JK-FF的特性表可知：的特性表可知：2、当、当J=K=1时，时，触发器处于，触发器处于翻转翻转状状态，其余情况同同步态，其余情况同同步RS-FF一样。一样。nnQQ1nnnQKQJQ11、同步、同步JK-FF的特性方程为：的特性方程为：编辑版pppt204.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术图图4.2.104.2.10 同步同步T-FF的逻辑图的逻辑图 表表4 42 26 6 同步同步T-FF的特性表的特性表四、同步四、同步T T和和TT触
17、发器触发器 将将JK-FF的的J端和端和K端连在一起，即得到端连在一起，即得到T触发器触发器，其，其逻辑图和特性表如下所示：逻辑图和特性表如下所示：CPT说明说明0X00保持保持111000111101翻转翻转10nQ1nQJ=K=T编辑版pppt21若若将将T输入端恒接高电平，则成为输入端恒接高电平，则成为T触发器触发器。T-FF的特性方程为：的特性方程为：4.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术图图4.2.11 4.2.11 同步同步T-FFT-FF的惯用符号和国标符号的惯用符号和国标符号 由同步由同步T-FF的特性表或将的特性表或将J=
18、K=T代入代入JK-FF的特的特性方程可得同步性方程可得同步T-FF的特性方程为：的特性方程为：nnnQTQTQ1nnQQ1编辑版pppt224.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术五、同步触发器的空翻现象五、同步触发器的空翻现象（一）同步触发器的触发方式（一）同步触发器的触发方式 上述四种功能的同步触发器均属于上述四种功能的同步触发器均属于电平触发方式电平触发方式。电。电平触发方式有高电平触发和低电平触发两种。平触发方式有高电平触发和低电平触发两种。（二）同步触发器的空翻（二）同步触发器的空翻 在同步触发器在同步触发器CP为高电平期间，输入
19、信号发生多次为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图所示：变化，触发器也会发生相应的多次翻转，如下图所示：同步同步D-FFD-FF的空翻现象的空翻现象编辑版pppt234.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 这种这种在在CP为高电平期间，因输入信号变化为高电平期间，因输入信号变化而引起触发器状态变化而引起触发器状态变化多于一次多于一次的现象，称为的现象，称为触发器的触发器的空翻空翻。由于空翻问题，同步触发器只能用于数据由于空翻问题，同步触发器只能用于数据的锁存，而不能实现计数、移位、存储等功能。的锁存，而不能
20、实现计数、移位、存储等功能。为了克服空翻，又产生了无空翻的主从触发器为了克服空翻，又产生了无空翻的主从触发器和边沿触发器等新的触发器结构形式。和边沿触发器等新的触发器结构形式。编辑版pppt244.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 4.2.3 主从触发器（主从触发器（Master-slave Flip-flop）为了提高触发器工作的可靠性，希望为了提高触发器工作的可靠性，希望在每个在每个CP周周期里输出端的状态只改变一次期里输出端的状态只改变一次。为此，在同步触发器的。为此，在同步触发器的基础上又设计出了主从结构的触发器。基础上又设计出了
21、主从结构的触发器。主从触发器的结构特点：主从触发器的结构特点：前后由主、从两级触发器级联组成前后由主、从两级触发器级联组成 主、从两级触发器的主、从两级触发器的时钟相位相反时钟相位相反编辑版pppt254.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 一、主从一、主从RS-FFRS-FF（一）电路结构与工作原理（一）电路结构与工作原理 主从主从RS触发器由两个同样的同步触发器由两个同样的同步RS触发器组成，触发器组成，但它们的但它们的时钟信号相位相反时钟信号相位相反。其结构框图和图形符号如。其结构框图和图形符号如下所示：下所示：图图4.2.12 4.
22、2.12 主从主从RS-FFRS-FF的结构框图和图形符号的结构框图和图形符号 编辑版pppt264.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 图图4.2.13 4.2.13 主从主从RS-FFRS-FF的逻辑图的逻辑图 表表4 42 27 7 主从主从RS-FFRS-FF的特性表的特性表编辑版pppt274.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 （二）动作特点（二）动作特点 （1）主从）主从RS-FF的翻转分两步动作：的翻转分两步动作：从同步从同步RS触发器到主从触发器到主从RS触发器这一演变
23、，克服了触发器这一演变，克服了CP=1期间触发器输出状态可多次翻转的问题。但由于主触期间触发器输出状态可多次翻转的问题。但由于主触发器本身仍是一个同步发器本身仍是一个同步RS触发器，所以在触发器，所以在CP=1期间期间 和和 状态仍然会随状态仍然会随S、R状态的变化而多次变化，而且仍需遵守状态的变化而多次变化，而且仍需遵守约束条件约束条件 ，且其特性方程仍为：，且其特性方程仍为：QQ0RSnnQRSQ1 第一步，在第一步，在CP=1期间主触发器接收输入期间主触发器接收输入S、R的信号的信号，被置成相应的状态；被置成相应的状态；Q 第二步，第二步，CP下降沿到来时，从触发器按主触发器的下降沿到来
24、时，从触发器按主触发器的状态翻转状态翻转，Q，端状态的改变发生在端状态的改变发生在CP的下降沿。的下降沿。编辑版pppt284.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 （2）在）在CP=1的全部时间里，的全部时间里，S、R均对主触发器起均对主触发器起控制作用，所以必须考虑整个控制作用，所以必须考虑整个CP=1期间里输入信号的变期间里输入信号的变化过程才能确定触发器的状态。化过程才能确定触发器的状态。例：例：在下图所示的主从在下图所示的主从RS触发器电路中，若触发器电路中，若CP、S、R的电压波形如图所示，试求的电压波形如图所示，试求Q和和 端的
25、电压波形，端的电压波形，设设 。Q0nQ编辑版pppt294.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 主从主从RS-FFRS-FF波形图波形图主触发器主触发器从触发器从触发器SR编辑版pppt304.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 二、主从二、主从D-FFD-FF图图4.2.14 4.2.14 主从主从D-FFD-FF的结构框图、惯用符号和国标符号的结构框图、惯用符号和国标符号 其特性方程仍为：其特性方程仍为：DQn1下降沿有效下降沿有效编辑版pppt314.2 4.2 触发器的电路结构
26、及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 三、主从三、主从JK-FFJK-FF图图4.2.15 4.2.15 主从主从JK-FFJK-FF的逻辑图的逻辑图 表表4 42 28 8 主从主从JK-FFJK-FF的特性表的特性表SR编辑版pppt324.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 图图4.2.16 4.2.16 主从主从JK-FFJK-FF的惯用符号和国标符号的惯用符号和国标符号 由特性表可知，其特性方程仍为由特性表可知，其特性方程仍为:nnnQKQJQ1【例【例1】在下图所示的主从在下图所示的主从JK触发器电路中，
27、若触发器电路中，若CP、J、K的电压波形如图所示的电压波形如图所示,试求试求Q和和 端的电压波形端的电压波形,设设 。Q0nQ编辑版pppt334.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 注：在注：在CP=1CP=1期间，期间，J J、K K信号均未发生改变。信号均未发生改变。编辑版pppt344.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术【例例2 2】下图示出了下图示出了CPCP、J J、K K信号的波形，波形强调信号的波形，波形强调了了CP=1CP=1期间期间J J、K K是变化的。试分析三个时
28、钟是变化的。试分析三个时钟CPCP作用期作用期间主、从触发器的输出变化规律。间主、从触发器的输出变化规律。（二）主从（二）主从JF-FF的一次变化现象的一次变化现象 主从主从JF-FF的一次变化现象是指：在的一次变化现象是指：在CP=1期间，期间，即便即便J、K输入信号有多次改变，主从输入信号有多次改变，主从JF-FF的的主触的的主触发器的状态仅仅只会改变一次。发器的状态仅仅只会改变一次。编辑版pppt354.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术主从主从JK-FFJK-FF的一次变化现象示例的一次变化现象示例YY编辑版pppt364.2 4.
29、2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 主从主从JK触发器的一次变化现象说明触发器在触发器的一次变化现象说明触发器在CP作用作用期间对期间对J、K的变化是敏感的。干扰信号是造成的变化是敏感的。干扰信号是造成J、K变化变化的重要原因。在的重要原因。在CP作用期间，干扰信号相当于窄脉冲作作用期间，干扰信号相当于窄脉冲作用于用于J或或K端，引起主触发器状态改变，主触发器记忆了端，引起主触发器状态改变，主触发器记忆了干扰信号，使得主从干扰信号，使得主从JK触发器抗干扰能力变差。触发器抗干扰能力变差。从本小节可知：从本小节可知：1、主从触发器状态的改变是在、主从
30、触发器状态的改变是在CP下降沿下降沿完成的，完成的，因而这种结构因而这种结构无空翻现象无空翻现象；2、主从触发器在、主从触发器在CP=1期间期间无法抗干扰无法抗干扰，为克服这，为克服这一缺点，又出现了边沿触发器。一缺点，又出现了边沿触发器。编辑版pppt374.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 4.2.4 边沿触发器（边沿触发器（Edge-triggered Flip-flop）为了提高触发器的可靠性，增强抗干扰能力，希望触为了提高触发器的可靠性，增强抗干扰能力，希望触发器的发器的次态仅仅取决于次态仅仅取决于CP信号下降沿（或上升沿）信号
31、下降沿（或上升沿）到达到达时刻输入信号的状态。为实现这一设想，人们研制了各种时刻输入信号的状态。为实现这一设想，人们研制了各种边沿触发器，如：边沿触发器，如：维持阻塞正边沿维持阻塞正边沿RSRS触发器触发器 维持阻塞正边沿维持阻塞正边沿D D触发器触发器 利用传输延迟时间的负边沿利用传输延迟时间的负边沿JKJK触发器触发器 利用利用CMOSCMOS传输门的上边沿传输门的上边沿D D触发器触发器 利用利用CMOSCMOS传输门的上边沿传输门的上边沿JKJK触发器触发器编辑版pppt384.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 一、维持阻塞结构正
32、边沿一、维持阻塞结构正边沿RS触发器触发器置置1维持线维持线置置0阻塞线阻塞线置置1阻塞线阻塞线置置0维持线维持线编辑版pppt394.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术二、维持阻塞正边沿二、维持阻塞正边沿D D触发器触发器SRD编辑版pppt404.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 图图4.2.19 4.2.19 维持阻塞正边沿维持阻塞正边沿D D触发器惯用符号和国标符号触发器惯用符号和国标符号 DS其中：其中：具有异步具有异步“置置1”功能；功能；具有异步具有异步“置置0”功能。功
33、能。DR 由分析可知，维持阻塞正边沿由分析可知，维持阻塞正边沿D触发器的特性方程仍触发器的特性方程仍为：为：。集成维持阻塞。集成维持阻塞D触发器有触发器有7474、74H74、74S74、74LS74等，它们均为双等，它们均为双D触发器。触发器。DQn1编辑版pppt414.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术例：例：已知维持阻塞正边沿已知维持阻塞正边沿D触发器的触发器的CP、D信号波形如下，试画出信号波形如下，试画出Q的波形（令的波形（令 ）。）。DRDS1nQ编辑版pppt424.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动
34、作特点数字电子技术数字电子技术三、利用传输延迟时间的负边沿三、利用传输延迟时间的负边沿JKJK触发器触发器图图4.2.20 4.2.20 利用传输延迟时间的负边沿利用传输延迟时间的负边沿JKJK触发器逻辑图触发器逻辑图RS触发器，触发器，其翻转时其翻转时间小于门间小于门G7、G8的的传输延迟传输延迟时间时间编辑版pppt434.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 由分析可知，利用传输延迟时间的负边由分析可知，利用传输延迟时间的负边JK沿触发器的沿触发器的特性方程仍为：特性方程仍为：。属于这种类型的集成。属于这种类型的集成触发器常用的型号为双
35、触发器常用的型号为双JK触发器触发器74S112、74LS112。nnnQKQJQ1 利用传输延迟时间的负边沿利用传输延迟时间的负边沿JKJK触发器逻辑符号触发器逻辑符号 编辑版pppt444.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 例：例：已知负边沿已知负边沿JK触发器的触发器的CP、J、K信信号波形如下，试画出号波形如下，试画出Q的波形（令的波形（令 ）。）。DRDS0nQ编辑版pppt454.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 从本小节可知：从本小节可知：边沿触发器的共同特点是：边沿触
36、发器的共同特点是：触发器的状态仅取决于触发器的状态仅取决于CP信号的上升或下降沿到达时的输入的逻辑状态信号的上升或下降沿到达时的输入的逻辑状态。这一。这一特点有效的提高了触发器的抗干扰能力，因而也提高了特点有效的提高了触发器的抗干扰能力，因而也提高了电路工作的可靠性。电路工作的可靠性。四、利用四、利用CMOSCMOS传输门的上边沿传输门的上边沿D D触发器触发器 因为这种结构的触发器结构上与主从触发器相似，因为这种结构的触发器结构上与主从触发器相似，有时也称为有时也称为CMOS主从主从D触发器。其电路结构图如下图触发器。其电路结构图如下图所示：所示：编辑版pppt464.2 4.2 触发器的电
37、路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术图图4.2.21 4.2.21 利用利用CMOSCMOS传输门的上边沿传输门的上边沿D D触发器逻辑图触发器逻辑图 QQQQ编辑版pppt474.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 对上图稍加改变，用或非门取代反相器，加进置位、对上图稍加改变，用或非门取代反相器，加进置位、复位端，则成为具有复位端，则成为具有异步异步置位、复位置位、复位端的端的CMOS上边沿上边沿D触发器，如图所示：触发器，如图所示：图图4.2.22 4.2.22 具有异步置位、复位端的上边沿具有异步置位、复
38、位端的上边沿D D触发器逻辑图触发器逻辑图 编辑版pppt484.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 双双D触发器触发器CD4013（CC4013）就是这样的触发器，其）就是这样的触发器，其功能表和逻辑符号如下所示：功能表和逻辑符号如下所示：表表4 42 29 CD40139 CD4013功能表功能表图图4.2.23 CD40134.2.23 CD4013图形符号图形符号 编辑版pppt494.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术五、利用五、利用CMOSCMOS传输门的上边沿传输门的上边沿
39、JKJK触发器触发器 CMOS边沿边沿JK触发器是在触发器是在D触发器的基础上增加触发器的基础上增加转换电路而成，如图所示：转换电路而成，如图所示：图图4.2.24 4.2.24 利用利用CMOSCMOS传输门的上边沿传输门的上边沿JKJK触发器逻辑图触发器逻辑图 编辑版pppt504.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 双双JK触发器触发器CD4027(CC4027)就是以该电路为主就是以该电路为主干，其功能表和惯干，其功能表和惯用符号如下：用符号如下：表表4 42 210 CD402710 CD4027功能表功能表图图4.2.25 CD
40、40274.2.25 CD4027图形符号图形符号编辑版pppt514.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法 按逻辑功能的不同，钟控触发器可分为：按逻辑功能的不同，钟控触发器可分为：RS D JK T T 描述触发器逻辑功能的方法有：描述触发器逻辑功能的方法有：特性表特性表 特性（征）方程特性（征）方程 状态转换图状态转换图编辑版pppt524.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 一、一、RSRS触发器触发器 凡在时钟信号作用下逻辑功
41、能符合下表的逻辑功凡在时钟信号作用下逻辑功能符合下表的逻辑功能者，均叫做能者，均叫做RS触发器。触发器。4.3.1 触发器按逻辑功能的分类与描述触发器按逻辑功能的分类与描述表表4 43 31 RS1 RS触发器特性表触发器特性表RSRS触发器特性（征）方程触发器特性（征）方程01RSQRSQnn图图4.3.1 RS4.3.1 RS触发器的状态转换图触发器的状态转换图 编辑版pppt534.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术二、二、D D触发器触发器 凡在时钟信号作用下逻辑功能符合下表的逻辑功能凡在时钟信号作用下逻辑功能符合下表的逻辑功能者，
42、均叫做者，均叫做D触发器。触发器。表表4 43 32 D2 D触发器特性表触发器特性表D D触发器特性（征）方程触发器特性（征）方程图图4.3.2 D4.3.2 D触发器的状态转换图触发器的状态转换图 DQn1编辑版pppt544.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 三、三、JKJK触发器触发器 凡在时钟信号作用下逻辑功能符合下表的逻辑功能凡在时钟信号作用下逻辑功能符合下表的逻辑功能者，均叫做者，均叫做JK触发器。触发器。表表4 43 33 JK3 JK触发器特性表触发器特性表JKJK触发器特性（征）方程触发器特性（征）方程图图4.3.3
43、JK4.3.3 JK触发器的状态转换图触发器的状态转换图 nnnQKQJQ1编辑版pppt55四、四、T 触发器触发器 T触发器的逻辑功能是：当触发器的逻辑功能是：当T=1时，每来一个时，每来一个CP信号信号其状态就翻转一次；而当其状态就翻转一次；而当T=0时，时，CP信号到达后其状态信号到达后其状态保持不变。保持不变。4.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 表表4 43 34 T4 T触发器特性表触发器特性表T T触发器特性（征）方程触发器特性（征）方程图图4.3.4 T4.3.4 T触发器的状态转换图触发器的状态转换图 nnnnQTQT
44、QTQ1T000011101110nQ1nQ编辑版pppt56在触发器的定型产品中并没有专门的在触发器的定型产品中并没有专门的T触发器，而是将触发器，而是将JK触发器的触发器的J、K输入端连在一起作为输入端连在一起作为T端，若端，若 (接高电平接高电平)，则有，则有 ，即每次，即每次CP信号作用后触信号作用后触发器必发生翻转，这种触发器称为发器必发生翻转，这种触发器称为 触发器。触发器。1TnnQQ1T4.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 表表4 43 35 T5 T触发器特性触发器特性表表TT触发器特性（征）方触发器特性（征）方程程图图
45、4.3.4 T4.3.4 T触发器的状态转换图触发器的状态转换图 五、五、触发器触发器 TnnQQ1T101110nQ1nQ编辑版pppt574.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 4.3.2 触发器电路结构与逻辑功能的关系触发器电路结构与逻辑功能的关系 逻辑功能：着重逻辑功能：着重次态、现态及输入信号之间的逻辑次态、现态及输入信号之间的逻辑关系关系，可用特性表、特性方程或状态转换图给出，按逻，可用特性表、特性方程或状态转换图给出，按逻辑功能的不同，可将触发器分为：辑功能的不同，可将触发器分为：RS、D、JK、T和和T触发器等类型。触发器等
46、类型。而电路结构形式着重于而电路结构形式着重于动作特点动作特点。按电路结构形式。按电路结构形式的不同可将触发器分为：基本的不同可将触发器分为：基本RS、同步、主从、边沿、同步、主从、边沿触发器等。触发器等。同一逻辑功能的触发器可以用不同的电路结构实现同一逻辑功能的触发器可以用不同的电路结构实现；同一电路结构可以做成不同逻辑功能的触发器同一电路结构可以做成不同逻辑功能的触发器。编辑版pppt584.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 4.3.3 不同触发器之间的转换不同触发器之间的转换 因为因为JK触发器包含了触发器包含了RS、T、T触发器的
47、所有逻辑触发器的所有逻辑功能，所以目前生产的时钟控制触发器定型产品中只有功能，所以目前生产的时钟控制触发器定型产品中只有JK-FF和和D-FF两大类。两大类。（一）（一）D-FF JK-FF图图4.3.5 4.3.5 D-FFD-FF转换为转换为JK-FFJK-FF的转换图的转换图 编辑版pppt594.2 4.2 触发器的电路结构及动作特点触发器的电路结构及动作特点数字电子技术数字电子技术 （二）（二）JK-FF D-FF图图4.3.6 4.3.6 K-FFK-FF转换为转换为D-FFD-FF的转换图的转换图 RS-FF T-FF?编辑版pppt604.2 4.2 触发器的电路结构及动作特点
48、触发器的电路结构及动作特点数字电子技术数字电子技术触发器的应用举例触发器的应用举例例例1 1：CMOS主从主从D-FF CC4013组成图组成图4.4.1(a)所示电路。所示电路。CP为方为方波，其周期远大于电路中波，其周期远大于电路中RC的乘积。分析在的乘积。分析在CP作用下，电路输出作用下，电路输出Q怎样变化？若已知怎样变化？若已知 ，试画出试画出Q端的波形，并标明有关参数。（已知端的波形，并标明有关参数。（已知VDD=+5V,反相器的阈反相器的阈值电压为值电压为2.5V）。）。pFCkR100,100,100 sTCP图图4.4.1(a)4.4.1(a)例例1 1图图 图图4.4.1(b
49、)4.4.1(b)例例1 1波形图波形图 编辑版pppt61数字电子技术数字电子技术本章小结本章小结例例2 2：试用触发器设计一个单脉冲发生器。试用触发器设计一个单脉冲发生器。用用JK-FF设计的单脉冲发生器电路逻辑图如下：设计的单脉冲发生器电路逻辑图如下：图图4.4.2 4.4.2 例例2 2图图 单脉冲发生器的单脉冲发生器的特点特点：每按动一次开关，只产生一个脉：每按动一次开关，只产生一个脉冲，脉冲宽度与按动开关的时间长短无关，每次产生的脉冲冲，脉冲宽度与按动开关的时间长短无关，每次产生的脉冲宽度为一个时钟周期。宽度为一个时钟周期。编辑版pppt62数字电子技术数字电子技术本章小结本章小结
50、教学内容教学内容基本要求基本要求熟练掌握熟练掌握正确理解正确理解一般了解一般了解触发器的基本特点触发器的基本特点按电路按电路结构及结构及动作特动作特点分类点分类基本基本RS-FF同步（钟控）同步（钟控）FF主从主从FF边沿边沿FF按功能按功能分类分类RS-FFD-FFJK-FFT-FFT-FF触发器的逻辑功能及描述触发器的逻辑功能及描述不同类型触发器的转换不同类型触发器的转换编辑版pppt63数字电子技术数字电子技术Preview:预习预习Chapter 7 编辑版pppt64习题练习习题练习数字电子技术数字电子技术本章习题（必做）：本章习题（必做）：4.5,4.8,4.10,4.11,4.1
