1、1第第11章章 集成逻辑门电路集成逻辑门电路2数字集成电路的分类数字集成电路的分类 1.按集成度按集成度 SSI MSI LSI VLSI 74/54AC/ACT2.按制造工艺按制造工艺 双极型双极型 TTL ECL I2L MOS型型PMOS NMOS CMOS 4000 54/74AS 54/7454/74H54/74S54/74LS54/74ALS54/74HC/HCT54/74FASTBi-CMOS型型3结论：结论：F=AB一、二极管一、二极管“与门与门”电路电路二极管为理想的二极管为理想的0V 逻辑逻辑03V 逻辑逻辑13V0ABF12V二极管二极管“与门与门”电路电路结论：结论：F
2、=A+B二、二极管二、二极管“或门或门”电路电路二极管二极管“或门或门”电路电路3V0ABF4图图3.1.1三极管开关电路三极管开关电路11.1 三极管开关特性三极管开关特性(1)截止条件：截止条件：e结反偏，结反偏，c结反偏结反偏(2)饱和条件：饱和条件：e结正偏，结正偏，c结正偏；结正偏； CCCCCESCCCSBSBR.VRUVIIi 70 临临界界临临界界临临界界5在数字电路中，只利用在数字电路中，只利用截止区（关态）截止区（关态）和和饱和区（开态）饱和区（开态）。图图11.1 三极管开关电路三极管开关电路6ton、toff限制了电路的最高工作速度。限制了电路的最高工作速度。(3)三极
3、管瞬三极管瞬时开关特性时开关特性ton（开启时间）、（开启时间）、toff（关闭时间）（关闭时间）7的最高频率的最高频率则则若若Ioffonu,ns.t ,ns.t5351 MHz.ttfoffonmax20053111 tontoffuIuO8DSGBDSGBDSGBDSGBN沟道P沟道增强型N沟道P沟道耗尽型MOSFET11.2 MOS管的开关特性管的开关特性9iDuGSUGSoff0(a)IDSSID0UGSth结型P沟耗尽型P沟增强型P沟MOS耗尽型N沟增强型N沟MOS结型N沟1011.2 MOS管的开关特性管的开关特性图图11.4 MOS管管开关电路开关电路图图11.5 MOS管开关
4、电路等效电路管开关电路等效电路(a) MOS管截止管截止 (b) MOS管导通管导通 11三极管反相器三极管反相器(1)工作原理工作原理结论：结论：P=A1AF（b）逻辑符号）逻辑符号R1Vcc F (uO)(+12V)VD (+3V)-V BB(-12V)A (u1)iBiCRCDR23.4V0.2V（a）电路）电路图图3.1.4 三极管反相器电路三极管反相器电路12(2)负载能力负载能力(a)灌电流负载等效图灌电流负载等效图负载负载 灌电流负载灌电流负载拉电流负载拉电流负载CCCB(max)GR.VII70 最大灌电流的确定：最大灌电流的确定：13拉电流负载拉电流负载(iD=0)最大拉电流
5、的确定：最大拉电流的确定： CDCCmaxLR.VVI70 14+VCC+5VR14k AD2T1T2T3T4DR21.6k R31k R4130 Y输入级输入级倒相级倒相级输出级输出级D1BT1 多发射极三极管多发射极三极管等效电路：等效电路：1. A、B 只要有一个为只要有一个为 0 0.2V0.9V V 90V7020 B1.u T2 、 T4截止截止5VT3 、 D 导通导通 V 3.4V7070205V32O .UUUVuDBERCC2V 0BA.uu V 43 ,V 20BA.u.u V 20 ,V 43BA.u.u 11.3 TTL门电路门电路11.3.1 典型典型TTL 与非门
6、与非门RL3.4V V 3.4V7070205V32O .UUUVuDBERCC15+VCC+5V4k AD2T1T2T3T4D1.6k 1k 130 Y输入级输入级中间级中间级输出级输出级D1BR1R2R3R43.6V3.4V0.7V0.9V0.2V4.1V2.1V2. A、B 均为均为 1 V 43BA.uu 理论：理论： V 14 V7043 B1.u 实际：实际： V1 . 2 V)7 . 03( B1 uT2 、 T4 导通导通T3 、 D 截止截止uO = UCES4 = 0.2VTTL 与非门与非门RL+VCC16+VCC+5V4k AD2T1T2T3T4D1.6k 1k 130
7、 Y输入级输入级中间级中间级输出级输出级D1BR1R2R3R4TTL 与非门与非门整理结果：整理结果：1110ABY00011011ABY ABY&173.TTL与非门的主要外部特性与非门的主要外部特性(1)电压传输特性电压传输特性阀值电压：阀值电压： UT=1.4V关门电平、开门电平及噪声容限关门电平、开门电平及噪声容限 主要静态参数主要静态参数输出逻辑高电平和低电平输出逻辑高电平和低电平标准值标准值 合格值合格值高电平高电平UOH3.4V2.4V0.2V0.4V低电平低电平UOL0 0.5 1.0 1.5 uI/V a bcd e3.02.01.0uO/V UT (a)电压传输特性电压传输
8、特性18(2)输入特性输入特性图图11.12 输入特性输入特性输入短路电流：输入短路电流：IIS=-1.07mA低电平输入电流：低电平输入电流：IIL =-1.0mA高电平输入电流：高电平输入电流：IIH= IB1( 0.01) 约为约为40 A 1 1 19(3)输入负载特性输入负载特性当当 uI 1.3V时，时，V4截止截止II1BE1CCIRRRuUu 20(3)输入负载特性输入负载特性当当 uI =1.4V时，时，V4导通，箝位于导通，箝位于1.4V稳定输出高电平，则稳定输出高电平，则RI 0.91 K K稳定输出低电平，则稳定输出低电平，则 RI 2.5（此时（此时uI =1.4V
9、）21&“1”多余输入端的处理多余输入端的处理与信号端并接；经一个电阻（大于与信号端并接；经一个电阻（大于1 ）接）接电源正极；接地。电源正极；接地。 K悬空引脚为悬空引脚为1.4V左右左右22(4)输出特性输出特性拉电流负载拉电流负载灌电流负载灌电流负载驱动门驱动门 负载门负载门&UOHiL&G1G2&UOL&IG驱动门驱动门 负载门负载门234. 输入端噪声容限输入端噪声容限uIuO1G1G21min IHUmax ILUNHUNLUOHUOLUmin OHUmax OLUIHUILU输出高电平输出高电平 V4 . 2min OH U典型值典型值 = 3.4 V 输出低电平输出低电平 V4
10、 . 0max OL U典型值典型值 = 0.2 V 输入高电平输入高电平 V0 . 2min IH U典型值典型值 = 3.4 V 输入低电平输入低电平 V8 . 0max IL U典型值典型值 = 0.2 V UNH 允许叠加的负向噪声电压的最大值允许叠加的负向噪声电压的最大值G2 输入高电平时的噪声容限：输入高电平时的噪声容限：V4 . 0IHminmin OHNH UUUUNL 允许叠加的正向噪声电压的最大值允许叠加的正向噪声电压的最大值G2 输入低电平时的噪声容限：输入低电平时的噪声容限：V4 . 0max OLILmaxNL UUU24扇入系数：扇入系数：NI扇出系数：扇出系数：N
11、O从输出特性曲线能求允许的最大拉电流和灌电流。从输出特性曲线能求允许的最大拉电流和灌电流。（如高电平（如高电平2.4V ; 低电平低电平0.4 V ）通常通常NO8。ISG(max)IIIHL(max)II和和中较小的一个。中较小的一个。25(5)动态特性动态特性传输延迟传输延迟图图11.18 TTL与非门的传输延迟与非门的传输延迟 262PLHPHLpdttt 54/74系列，系列，10ns左右左右1u0uI已知已知tpd=10nsuI/Vt3.40.20.1nsu0/Vt3.40.227Ucc与地间接与地间接退耦电容退耦电容以消除尖峰电流带来的电以消除尖峰电流带来的电路间的串扰。路间的串扰
12、。动态尖峰电流动态尖峰电流uIOtticcOICCHICCL图图11.19 电源动态尖峰电流电源动态尖峰电流28TTL 或非门或非门+VCC+5VR1AD1T1T2T3T4DR2R3R4YR 1BD1 T1 T2 输入级输入级中间级中间级输出级输出级1. A、B只要有一个为只要有一个为 1 V 43BA.uu 4V 3 ,V 20BA.u.u V 20 ,V 43BA.u.u T2 、 T4 饱和饱和T2 、T3 、 D 截止截止uO = 0.2V2.1V0.9V0.2V3.4V0.2VRL+VCC292. A、B 均为均为 0 V 20BA.uu iB1、i B1分别流入分别流入T1、T 1
13、 的发射极的发射极T2 、 T 2均截止均截止则则 T4 截止截止T3 、 D 导通导通 V 3.4 V 7070205O .u+VCC+5VR1AD1T1T2T3T4DR2R3R4YR 1BD1 T1 T2 0.2 V0.2 ViB1i B1RL输入级输入级中间级中间级输出级输出级TTL 或非门或非门5V0.9V0.9V3.4V30整理结果：整理结果：1000ABY00011011BAY ABY1+VCC+5VR1AD1T1T2T3T4DR2R3R4YR 1BD1 T1 T2 输入级输入级中间级中间级输出级输出级TTL 或非门或非门3111.3.2其它类型的其它类型的TTL标准系列门电路标准
14、系列门电路1.集电极开路输出门集电极开路输出门(OC门门:Open-Collector Gate) 图图11-23 推拉式输出级并联的情况推拉式输出级并联的情况32图图11.24 集电极开路与非门集电极开路与非门 33图图11.25 OC门输出并联实现线与功能门输出并联实现线与功能 342.三态输出门电路三态输出门电路(TS门门:Three State Gate) 图图11.27 三态与非门三态与非门35图图11.28 用三态门构成总线结构用三态门构成总线结构 图图11.29用三态门实现数据双向传输用三态门实现数据双向传输 36+VDD+10VB1G1D1S1uAuYTNTPB2D2S2G2V
15、SS+ +- -uGSN+ +- -uGSP11.5 CMOS 门电路门电路一、一、 CMOS 反相器反相器AY 1、电路组成及工作原理、电路组成及工作原理AY10V+10VuAuGSNuGSPTNTPuY0 V UTN UTN UTP导通导通截止截止0 VUTP = 2 V+10VRONPuY +VDD10VSTNTP+10VRONNuY +VDD0VSTNTPUTN = 2 V37二、二、静态特性静态特性1. 电压传输特性：电压传输特性：)(IOufu iD+VDDB1G1D1S1+ +uI - -uOTNTPB2D2S2G2VSSABCDEFUTNVDDUTHUTPUNLUNHAB 段：
16、段：uI UTN ，uO = VDD 、 iD 0， 功耗极小。功耗极小。0uO /VuI /VTN 截止、截止、TP 导通，导通，BC 段：段：, TNIUu TN 导通导通，uO 略下降。略下降。CD 段：段：TN、TP 均导通。均导通。, 5 . 0DDIVu 。 (max)DDOiiu DE、EF 段：段：与与 BC、AB 段对应，段对应，TN、TP 的状态与之相反。的状态与之相反。导通导通截止截止 :TN截止截止导通导通 :TP转折电压转折电压指为规定值时，允许波动的最大范围。指为规定值时，允许波动的最大范围。UNL： 输入为低电平时的噪声容限。输入为低电平时的噪声容限。UNH： 输
17、入为高电平时的噪声容限。输入为高电平时的噪声容限。= 0.3VDD噪声容限：噪声容限：382. 电流传输特性：电流传输特性：)(IDufi iD+VDDB1G1D1S1+ +uI - -uOTNTPB2D2S2G2VSSABCDEFUTNVDDUTHUTPUNLUNH0uO / VuI / VA BCDEF0iD / mAuI / VUTH电压传输特性电压传输特性电流传输特性电流传输特性AB、EF 段：段： TN、TP总有一个为总有一个为截止状态，故截止状态，故 iD 0 。CD 段：段： TN、Tp 均导通，流过均导通，流过两管的漏极电流达到最大两管的漏极电流达到最大值值 iD = iD（m
18、ax) 。阈值电压：阈值电压：UTH = 0.5 VDD（VDD = 3 18 V）393.4. 2 其他类型的其他类型的CMOS 电路电路A BT3 T1 T4 T2Y0 00 11 01 1截截通通截截通通通通通通通通截截截截通通截截截截截截截截通通通通1110与非门与非门1)CMOS 与非门与非门uA+VDD+10VVSST4T3T2T1ABYuBuYAB&00100111ABY =40或非门或非门BAY 2)CMOS 或非门或非门uA+VDD+10VVSST3T4T1T2ABYuBuYA BT4 T1 T3 T2Y0 00 11 01 1截截通通截截通通通通通通通通截截截截通通截截截截
19、截截截截通通通通1000AB10010011141CMOS 与门和或与门和或门门1. CMOS 与门与门AB&Y1ABABY +VDDVSSTP1TN1TP2TN2ABYABY&AB +VDDB1G1D1S1ATNTPB2D2S2G2VSSAY ABY 422. CMOS 或门或门Y1BABAY BA +VDDB1G1D1S1ATNTPB2D2S2G2VSSAY AB1ABY1+VDDVSSTP1TN1TN2TP2ABYBAY 433 ) CMOS双向双向传输门传输门( (双向模拟开关双向模拟开关) )1. 电路组成：电路组成：TPCVSS+VDDIO/uuOI/uuCTNCIO/uuOI/u
20、uTGC2. 工作原理：工作原理：:0 1 ) 1 ( CC、TN、TP均导通，均导通，)0( DDIOVuu :1 0 )2( CC、TN、TP均截止，均截止， IOuu 导通电阻小导通电阻小( (几百欧姆几百欧姆) )关断电阻大关断电阻大( ( 109 ) )(TG 门门 Transmission Gate)44CMOS 三态门三态门1. 电路组成电路组成+VDDVSSTP2TN1TP1AYTN21EN2. 工作原理工作原理1 ) 1 ( ENY 与上、下都断开与上、下都断开 TP2、TN2 均截止均截止Y = Z( (高阻态高阻态 非非 1 非非 0) )AY TP2、TN2 均导通均导
21、通0110 ) 2 ( EN010控制端低电平有效控制端低电平有效( (1 或或 0) )3. 逻辑符号逻辑符号YA1ENEN使能端使能端 EN 45CMOS 电路使用中应注意的几个问题电路使用中应注意的几个问题一、一、CC4000 和和 C000 系列集成电路系列集成电路1. CC4000 系列：系列：符合国家标准，电源电压为符合国家标准，电源电压为 3 18 V，功能和外部引线排列与对，功能和外部引线排列与对应序号的国外产品相同。应序号的国外产品相同。2. C000 系列：系列：早期集成电路，电源电压为早期集成电路，电源电压为 7 15 V，外部引线排列顺序与外部引线排列顺序与 CC400
22、0 不同，不同，用时需查阅有关手册。用时需查阅有关手册。传输延迟时间传输延迟时间 tpd标准门标准门 = 100 nsHCMOS = 9nsHCMOS: 54/74 系列系列54/74 HC( (带缓冲输出带缓冲输出) )54/74 HCU( (不带缓冲输出不带缓冲输出) )54/74 HCT( (与与 LSTTL 兼容兼容) )二、高速二、高速 CMOS (HCMOS) 集成电路集成电路46三、三、CMOS 集成电路的主要特点集成电路的主要特点(1) 功耗极低。功耗极低。LSI：几个：几个 W ， MSI：100 W (2) 电源电压范围宽。电源电压范围宽。CC4000 系列：系列：VDD
23、= 3 18 V(3) 抗干扰能力强。抗干扰能力强。输入端噪声容限输入端噪声容限 = 0.3VDD 0.45VDD(4) 逻辑摆幅大。逻辑摆幅大。(5) 输入阻抗极高。输入阻抗极高。(6) 扇出能力强。扇出能力强。扇出系数：带同类门电路的个数，其大小扇出系数：带同类门电路的个数，其大小 反映了门电路的带负载能力。反映了门电路的带负载能力。 (7) 集成度很高，温度稳定性好。集成度很高，温度稳定性好。(8) 抗辐射能力强。抗辐射能力强。(9) 成本低。成本低。DDOHOL , V0VUU CC4000系列：系列： 50个个 10 847四、四、CMOS 电路使用中应注意的几个问题电路使用中应注意
24、的几个问题1. 注意输入端的静电防护。注意输入端的静电防护。2. 注意输入电路的过流保护。注意输入电路的过流保护。3. 注意电源电压极性。注意电源电压极性。5. 多余的输入端不应悬空。多余的输入端不应悬空。6. 输入端外接电阻的大小不会引起输入电平的变化。输入端外接电阻的大小不会引起输入电平的变化。与与门门 、 与与非门非门 ：接电源接电源 或或 与其他输入端并联与其他输入端并联或或门门 、 或或非门非门 ：接地接地 或或 与其他输入端并联与其他输入端并联多余输入端多余输入端 的处理的处理思考原因？思考原因？4. 输出端不能和电源、地短接。输出端不能和电源、地短接。因为输入阻抗极高因为输入阻抗
25、极高 （ 108 ）故故 输入电流输入电流 0 ，电阻上的压降，电阻上的压降 0。 48一、各种门电路之间的接口问题一、各种门电路之间的接口问题逻辑门电路使用中的几个实际问题逻辑门电路使用中的几个实际问题 每种器件的电压和电流参数各不相同，因而每种器件的电压和电流参数各不相同，因而需要采用接口电路，一般需要考虑下面三个条件：需要采用接口电路，一般需要考虑下面三个条件： 1.驱动器件必须能对负载器件提供灌电流最大值。驱动器件必须能对负载器件提供灌电流最大值。 2.驱动器件必须对负载器件提供足够大的拉电流。驱动器件必须对负载器件提供足够大的拉电流。 3.驱动器件的输出电压必须处在负载器件所要求的驱
26、动器件的输出电压必须处在负载器件所要求的输入电压范围，包括高输入电压范围，包括高、低电压值。低电压值。491.CMOS门驱动门驱动TTL门门只要两者的电压参数兼容，不需另加接口电只要两者的电压参数兼容，不需另加接口电路，仅按电流大小计算出扇出数即可。路，仅按电流大小计算出扇出数即可。50例例：74HC00与非门电路用来驱动一个基本的与非门电路用来驱动一个基本的TTL反相器和六个反相器和六个74LS门电路。试验算此时的门电路。试验算此时的CMOS门电路是否过载？门电路是否过载？ 解：解： （1）查相关手册得接口参数如下：一个基本的）查相关手册得接口参数如下：一个基本的TTL门电路，门电路，IIL
27、1.6mA，六个，六个74LS门的输入电流门的输入电流IIL60.4mA2.4mA。总的输入电流。总的输入电流IIL(total)1.6mA2.4mA4mA。 （2）因）因74HC00门电路的门电路的IOLIIL4mA，所驱动的，所驱动的TTL门电路未过载。门电路未过载。512、TTL门驱动门驱动CMOS门门例如：例如：LSTTL的的UOH(min)为为2.7V，而，而HC CMOS的的UIH(min)为为3.5V。当当TTL输入为低电平时，输入为低电平时，它的输出电压参数与它的输出电压参数与CMOS HC的输入电压参数是不兼容的。的输入电压参数是不兼容的。为了克服这一矛盾，常采用上图所示的接
28、口措为了克服这一矛盾，常采用上图所示的接口措施。由图可知，用上拉电阻施。由图可知，用上拉电阻RP接到接到VDD可将可将TTL的输的输出高电平电压升到约出高电平电压升到约5V，上拉电阻的值取决于负载器，上拉电阻的值取决于负载器件的数目以及件的数目以及TTL和和CMOS的电流参数。此时的电流参数。此时RP可作可作具体的计算得出。具体的计算得出。当当TTL驱动驱动CMOSHCT时，由于电压参数兼时，由于电压参数兼容，不需另加接口电路。容，不需另加接口电路。52二、二、 抗干扰措施抗干扰措施集成逻辑门电路在使用时，一般不让多余的输集成逻辑门电路在使用时，一般不让多余的输入端悬空，以防止干扰信号引入。对多余输入端的处入端悬空，以防止干扰信号引入。对多余输入端的处理以不改变电路工作状态及稳定可靠为原则。理以不改变电路工作状态及稳定可靠为原则。对于对于TTL与非门，一般可将多余的输入端通与非门，一般可将多余的输入端通过上拉电阻（过上拉电阻（13k）接电源正端，也可利用一反）接电源正端，也可利用一反相器将其输入端接地，其输出高电位可接多余的输相器将其输入端接地，其输出高电位可接多余的输入端。入端。
