1、System Architecture introductionMLB Device InterfacePCI Device and PCI-ExpressBIOSOption ROMSmbusDIMM & SPDAgendaHardware Block 1Hardware block (old)Processor 1NorthBridgeNetworkSuper I/OProcessor 2PCI Slot 1PCI Slot 2PCI Slot 3PCI Slot 4DIMM 1DIMM 2DIMM 3DIMM 4VideoIDESouthBridgePCI Slot 5PCI BUS 2
2、PCI BUS 0ROMFSBISASCSIHardware Block 2Hardware block (new)Processor 1NorthBridgeNetworkSuper I/OProcessor 2PCI Slot 1PCI Slot 2PCI Slot 3PCI Slot 4DIMM 1DIMM 2DIMM 3DIMM 4VideoASMSouthBridgePCI Slot 5PCI BUS 2PCI-XPCI BUS 0ROMFSBLPCCIOBIMBIMBSCSIThis is RCC chipIntels is called HI busISAHardware Blo
3、ck 3ChipsetChipset, 芯片組，通常是由一顆或幾顆高度集成的半導體芯片搭配工作。若芯片組，通常是由一顆或幾顆高度集成的半導體芯片搭配工作。若將將CPU，縣卡和聲卡等比作加工工廠，内存，硬盤，光驅比作貨物倉庫，那，縣卡和聲卡等比作加工工廠，内存，硬盤，光驅比作貨物倉庫，那末末chipset就相當於連接他們的貨物中轉站和調配中心，他配合就相當於連接他們的貨物中轉站和調配中心，他配合CPU,協調指揮協調指揮所有部件有條不紊的工作並負責數據中轉。所有部件有條不紊的工作並負責數據中轉。chipset起到了信息交換起到了信息交換“橋梁橋梁”的作用，所以構成的作用，所以構成chipset的芯
4、片被稱作的芯片被稱作“橋設備橋設備”。通常靠近。通常靠近CPU的那塊的那塊chip稱作稱作“North Bridge”,而靠近而靠近PCI插槽的稱爲插槽的稱爲“South Bridge”。Chipset按用途可以分爲按用途可以分爲PC芯片組，服務器芯片組，服務器/工作站芯片組和筆記本電腦芯片工作站芯片組和筆記本電腦芯片組等類型；按芯片數量可分爲標準的南北橋芯片組，多芯片芯片組（用於高組等類型；按芯片數量可分爲標準的南北橋芯片組，多芯片芯片組（用於高端端Server）以及單芯片芯片組；按整合程度的高低還可以分爲整合芯片組和）以及單芯片芯片組；按整合程度的高低還可以分爲整合芯片組和非整合芯片組。單
5、芯片設計的優點是集成度更高，由於傳統的南北橋芯片都非整合芯片組。單芯片設計的優點是集成度更高，由於傳統的南北橋芯片都集成到一顆芯片中，南北橋之間的信號傳輸距離更短，信號干擾更小，南北集成到一顆芯片中，南北橋之間的信號傳輸距離更短，信號干擾更小，南北橋連接通道的數據寬帶可以設計的更高。而且只有一顆芯片，可以簡化主板橋連接通道的數據寬帶可以設計的更高。而且只有一顆芯片，可以簡化主板佈綫，降低成本。凡事有利就有弊，單芯片設計將所有功能集中到一顆芯片，佈綫，降低成本。凡事有利就有弊，單芯片設計將所有功能集中到一顆芯片，缺乏靈活性，要改動南橋的功能就得重新設計新的芯片組，而非單芯片設計缺乏靈活性，要改動
6、南橋的功能就得重新設計新的芯片組，而非單芯片設計的芯片組則能以同一款北橋配以不同的南橋來滿足各種使用需求。的芯片組則能以同一款北橋配以不同的南橋來滿足各種使用需求。North BridgeBridge to CPU and DIMM.Transfer data between CPU to South Bridge and PCI devices.Bus to South bridge must be matched (PCI, IMB, HI)North Bridge1North Bridge2NB（North Bridge）在芯片組中起主導作用，也稱Host Bridge,通常芯片組的名稱
7、多以NB的名稱來命名（Intel i865, via KT600，NVIDIA nFroce2）。NB比較靠近CPU,考慮CPU与NB之間交流最爲密切，較短傳輸距離有利於快速互訪。NB内部通常集成了内存控制器和圖形控制器（AGP或PCI-Express）等。NB提供對CPU類型，主頻，外頻，FSB,内存類型和容量以及ECC糾錯，縣卡插槽規格等方面的支持。FSB(Front Side Bus)FSB,前端總綫，也稱CPU總綫，是系統中最快的總綫，是chipset与CPU的核心。FSB主要由CPU使用，用於与高速緩存，主存和NB之間數據傳送。目前所能達到的FSB有266MHZ，333MHZ,533
8、MHZ和800MHZ等。足夠大的數據總綫可以保證有足夠的數據傳送給CPU,較低的FSB會限制CPU性能發揮，成爲系統瓶頸。FSB与外頻：CPU和北桥芯片间总线的速度，更实质性的表示了CPU和外界数据传输的速度。而外频的概念是建立在数字脉冲信号震荡速度基础之上的，也就是说，100MHz外频特指数字脉冲信号在每秒钟震荡一万万次，它更多的影响了PIC及其他总线的频率。 South Bridge 1South BridgeProvide IDE, USB, IO, APIC, Power Management and GPIO functions.Transfer data between Super
9、 IO, Flash ROM to North Bridge.Super IOBIOSBIOSSuper IOSouth Bridge 2SB(South Bridge)一般位于靠近PCI或PCI-E插槽的位置，這是基於他所連接的總綫較多，佈綫較爲複雜的考慮。SB内部主要集成IDE Controller, SATA Conroller, PCI/PCI-E Controller, ACPI(Advanced Configuration and Power Interface), Interrupt Controller，USB Controller.它主要負責控制存儲設備，PCI接口設備（聲卡
10、，網卡），I/O外圍設備（Keyboard,Mouse, USB, 1394）的工作和他們之間的通訊。這些技術相對比較穩定，因此SB chip種類遠遠少於NB。同一SB可以搭配不同的NB，例如Intel ICH5或ICH5R SB可以搭配82865PE,82865G和82875P等NB。South Bridge經由特定的總綫通過North Bridge与CPU通訊。專用的高度總綫包括：Intel的Hub-Link, AMD的HyperTransport，VIA的V-Link/Ultra V-link。同一同一NB/SB架構，不同命名方式架構，不同命名方式Hub體系結構。從i8XX芯片開始，In
11、tel將傳統的North Bridge命名為MCH(Memory Controller Hub)，集成圖形核心的NB則稱爲GMCH(Graphics and Memory Controller Hub)；而South Bridge則命名為ICH(I/O Controller Hub)。NVIDIA的chipset作爲AMD的主力軍，在K7平臺架構中佔據上風。nForce2系列的North Bridge成爲SPP(System Platform Processor)，而集成圖形核心的North Bridge成爲IGP(Integrated Graphics Processor)；其搭配的Sout
12、h Bridge為MCP(Media and Communication Processor).儘管兩大主流chipset廠商對各自的chipset採用了獨特的命名方式，但實質上仍採用南北橋架構，所以仍可以將MCH和SPP成爲North Bridge，而將ICH和MCP成爲South Bridge.Sis Pentium 4chipsetSuper IO & ECSuper I/O (or Embedded Controller)Legacy I/O device (FDD, PS2, Serial Port, RTC,Parallel Port)Power ManagementGPIOIrD
13、AMLB Interface插槽SlotStorage InterfaceI/O DeviceMLB Slot1PCI：主要配件是網卡，PCI顯卡，内置Modem卡，多功能卡ISA：數據吞吐量低，CPU佔用率高，正在逐步淘汰。AGP:專為縣卡配備的藉口，在圖形控制器和主存之間專用的點到點的連接使視頻和三維快速高質量顯示。MLB Slot2PCMCIA:用於筆記本電腦，解決空間限制，主要應用于網卡，Modem卡等。需要特定的轉接綫与不同設備連接（電話綫，網綫）Storage InterfaceFDD:連接主板和軟驅，通過扁平的34針數據綫与軟驅連接。IDE: ATA(Advanced Techn
14、ology Attachment)藉口。優點是價格低廉，兼容性好；缺點速度慢，需内置，電纜長度有要求。SCSI：接口較多，分爲50針，68針和80針。優點是適應面廣，一塊SCSI控制卡可以連接多塊硬盤，高性能；缺點是價格昂貴。SATA：Serial ATA。減少接口的針腳數目，用四根針完成所有工作（第1针发出、2针接收、3针供电、4针地线 ）。速度更快，傳輸距離更長。I/O Device Interface(Parallel)Parallel Port:25針雙排插口。連接掃描儀，外置Modem,打印機等。最初的并口设计是单向传输数据的，也就是说数据在某一时刻只能实现输入或者输出。后来IBM又
15、开发出了一种被称为SPP(Standard Parallel Port)的双向并口技术。1992年微软和惠普联合推出了被称为ECP(Extended Capabilities Port,)的新并口标准，是专门针对打印机而制订的，目前我们所使用的并口都支持EPP和ECP这两个标准，而且我们可以在CMOS当中自己设置并口的工作模式。I/O Device Interface(Serial)Serial Port:系统中串口的物理连接方式有9针和25针两种方式。准的串口能够达到最高115Kbps的数据传输速度，而一些增强型串口如ESP(Enhanced Serial Port，增强型串口) 、Supe
16、r ESP(Super Enhanced Serial Port，超级增强型串口)等则能达到460Kbps的数据传输速率。Tip:然主板一般都集成两个串口，可Windows却最多可提供8个串口资源供硬件设置使用(编号COM1到COM8)，虽然其I/O地址不相同，但是总共只占据两个IRQ(1、3、5、7共享IRQ4，2、4、6、8共享IRQ3)，平常我们常用的是COM1COM4这四个端口。我们经常在使用中遇到这个问题如果在COM1上安装了串口鼠标或其他外设，就不能在COM3上安装如Modem之类的其它硬件，这就是因为IRQ设置冲突而无法工作。I/O Device Interface(PS/2)P
17、S/2:鍵盤，鼠標接口。，鼠标通常占用浅绿色接口，键盘占用紫色接口。虽然从上面的针脚定义看来二者的工作原理相同，但这两个接口还是不能混插，这是由它们在内部不同的信号定义所决定的。注：注：1 空2 键盘、鼠标数据信号3 +5V(驱动控制芯片和LED指示灯)4 地5 空置6 键盘、鼠标时钟信号I/O Device Interface(USB)1USB:Universal Serial Bus,通用串行总线。1998年USB1.1标准确立和Win98内核正式提供对USB接口的直接支持之后，USB才真正开始普及，到今天已经发展到USB2.0标准。特點：熱插拔，速度快，USB1.1协议允许1.5Mbps
18、和12Mbps两种数据传送速度规格，新的USB2.0协议已经可以提供速率为480Mbps的高速传输。I/O Device Interface(USB)2“A”连接头表示“上流”至电脑；“B”连接头表示“下游”到外设。这样采用了不同的结构和定义就避免了连接上的混淆和困扰。I/O Device Interface(1394)1394: 也稱FireWire, i.Link”以及“IEEE1394”。IEEE1394通常有两种接口方式，一种是六角型的六针接口，另一种是四角的四针接口，其区别就在于六针接口除了两条一对共两对的数据线外还多了一对电源线，可直接向外设供电，多使用于苹果机和台式电脑，而四针接
19、口多用于DV或笔记本电脑等设备。支持熱插拔，IEEE1394a高达400Mbps，后续的IEEE1394b标准可将速度提升到800Mbps、1.6Gbps甚至3.2Gbps。真正点对点连接(peertopeer)，设备间不分主从BIOSBIOS: Basically Input/Output System,為系統提供最基本最直接的硬件控制。是操作系統與硬件之間的橋梁系統A硬件系統A BIOS操作系統應用程序系統B硬件系統B BIOS操作系統應用程序非標準接口標準接口標準接口BIOS功能功能1.自检及初始化：2.程序服务：BIOS直接与计算机的I/O（Input/Output，即输入/输出）设备
20、打交道，通过特定的数据端口发出命令，传送或接收各种外部设备的数据，实现软件程序对硬件的直接操作。3.设定中断：开机时，BIOS会告诉CPU各硬件设备的中断号，当用户发出使用某个设备的指令后，CPU就根据中断号使用相应的硬件完成工作，再根据中断号跳回原来的工作。BIOS載體類型載體類型FLASH ROM：直接使用工作电压即可擦除和写入，型号有29、39、49系列。EEPROM ：需要使用一个12V的编程电压才能擦除和写入，常见的型号有28F系列。EPROM： 需要用紫外线照射后才可清除芯片中的数据，写入时同样需要一个比较高的编程电压（IC上有一个透明孔，型号为27系列）。PROM： 只可用程序写
21、一次。 MARK PROM：出厂时内容已固定，无法擦除BIOS封裝形式封裝形式DIP（双列直插）为长方形传统IC包装方式，通常插在插座上，一般的主板、大型界面卡上都使用这种芯片PLCC为正方形四边都有折弯形接脚，笔记本电脑、数据机、较小型界面卡都使用这种芯片。CMOS芯片芯片也稱作RTC/NVRAM chip,一般固化在South Bridge中，因採用CMOS（互補金屬氧化物半導體）技術，因此也成爲CMOS Chip。大小為256 Byte.作用：1 用來保存BIOS參數設置2 是一種時鐘chip,保持时钟/日期信息。NVRAM: Non Volatile Random Access Mem
22、ory， 非易失性隨機訪問存儲器。斷電後數據不會遺失，主板上一塊锂电池響CMOS chip供電，維持保存它的信息。BIOS会有一个区域专门存储默认的设置清楚CMOS的方法：1 跳線法：以Intel ICH为例，这个跳线一般是控制信号RTCRST#，即RTC Reset（RTC重置）。它控制着南桥中相应的寄存器，这个寄存器用来存储RTC的电源状态，当RTC Reset为低电平时， BIOS程序在开机时将清除南桥里CMOS RAM的信息并写入BIOS设置的默认值。2 拔出锂电池PCI Device & PCI-EPCIPCI connectorPCIPCI cardPCI nonbridge 32
23、10Device IDVendor IDStatus registerCommand registerClass codeSub-class codeProg.I/FRevision IDBISTHeader typeLatency timerCache line sizeBase address register 0Base address register 1Base address register 2Base address register 3Base address register 4Base address register 5Card bus CIS pointerSubsy
24、stem IDSubsystem vendor IDExpansion ROM base addressReservedReservedMax_latMin_latInterrupt pinInterrupt linePCI-PCI Bridge3210Device IDVendor IDStatus registerCommand registerClass codeSub-class codeProg.I/FRevision IDBISTHeader typeLatency timerCache line sizeBase address register 0Base address re
25、gister 1Secondary latency timerSubordinate bus numberSecondary bus numberPrimary bus numberSecondary status I/O limitI/O baseMemory limitMemory basePrefetchable memory limitPrefetchable memory basePrefetchable base upper 32 bitsPrefetchable limit upper 32 bitsI/O limit upper 16 bitsI/O base upper 16
26、 bitsReservedExpansion ROM base address Bridge controllerInterrupt pinInterrupt linePCICommand typePIC-Express of ServerCommand RegisterStatus RegisterHeader TypeThe device contains multiple functions. Bit 7 in this register is used to identify a multifunction device. If the bit is 0, then the devic
27、e is singlefunction. If the bit is 1, then the device has multiple functions. .Base Address基本地址寄存器基本地址寄存器：在操作系統管理机器以前，上電運行的軟件要建立一种穩定的地址映射，這樣必須判斷設備是否需要地址映射，映射到MEMORY或I/O中，映射多大的空間，所有這些都由基本地址寄存器決定。BIT0決定映射到MEMORY還是I/O；映射到MEMORY的寄存器結构如下：bit0：0bit2-1：類型00：4GB空間的任一地方01：低1MB空間10：64位空間11：保留bit3：prefetchable
28、 bit 31-4:基地址映射到I/O的寄存器結构如下：bit0：1bit1：保留bit31-3：I/O基地址 Get Address Space Size地址空間大小的決定：地址空間大小的決定：向基本地址寄存器寫全1，然后掃描返回值，如果MEMORY地址從第四位開始掃描，I/O地址從第三位開始掃描，EXPANSION ROM 從第11位開始掃描，假設lowbit等于第一個非零值，地址空間的大小為2的lowbit次方。For example:向10DWORD寫0XFFFFFFFFH，返回FFF00000H，表示MEMORY地址映射于4GB空間的任一地方，地址空間大小為1048576即1MB。
29、PCIAddress port: CF8hData port: CFChAddress make up of Bus-NO, Device-NO and Func-NO.EReservedBusDeviceFuncoffset0031 30 24 2316 1511 108 72 1 0Enable bit1 = EnableAccess Configure Space讀寄存器的值：DWORD addr = 0 x80000000L | (DWORD)(bus & 0 xFF) 16) | (device & 0 x1F) 11) | (func & 0 x07) 8) | (reg & 0
30、xFC) ; /确定偏移量确定偏移量DWORD orig = inp(0 xCF8) ; /保存前值保存前值 outpd(0 xCF8,addr) ; /輸出偏移量輸出偏移量 value = inpd(0 xCFC) ; /讀雙字值讀雙字值 outpd(0 xCF8,orig) ; /恢复原值恢复原值寫寄存器：DWORD addr = 0 x80000000L | (DWORD)(bus & 0 xFF) 16) | (device & 0 x1F) 11) | (func & 0 x07) 8) | (reg & 0 xFC) ; DWORD orig = inpd(0 xCF8) ; ou
31、tpd(0 xCF8,addr) ; outpd(0 xCFC,value) ; /寫雙字值寫雙字值 outpd(0 xCF8,orig) ;PCI-ExpressPci express的基本结构包括根组件（Root Complex）、交换器（Switch）和各种终端设备（Endpoint）。根组件可以集成在北桥芯片中，用于处理器和内存子系统与I/O设备之间的连接，而交换器的功能通常是以软件形式提供的，它包括两个或更多的逻辑PCI到PCI的连接桥（PCI-PCI Bridge），以保持与现有PCI兼容。在PCI Express架构中的新设备是交换器（Switch），它取代了现有架构中的I/O桥
32、接器，用来为I/O总线提供输出端。交换器支持在不同终端设备间进行对等通信。相对于以前的pci结构, 用于显卡的接口的AGP被新的PCI Express架构中以PCI Express取代了。 PCI-ExpressPCI Express的体系结构兼容于PCI地址结构模式，使得所有已有应用和驱动程序均不需作任何修改即可应用到新总线系统中, PCI Express链接可以配置为x1、x2、x4、x8、x12、x16和x32信道带宽.服务器服务器/ /工作站工作站 系统系统Evolutionary Form FactorEnhanced ConfigurationSpace LayoutConfigu
33、ration SpaceConfiguration SpaceMemory-Mapped Access Model (MMConfig)MMConfig04GB32-bit system memory mapBaseAddressBus 0Bus 1Bus 2Maximum BusDevice 0 Function 0Device 0 Function 1Device 0 Function 2Device 0 Function 3Device 0 Function 4Device 31 Function 7 XX + 4KX + 8KX + 12KX + 16KOption ROMOption
34、 ROM 用途用途Option ROM 用途：用于引导设备启动Why Option Rom must Shadow:1. PCI Specification Required2. Directly Rom Access is too slow,and poor perfance.3. Once initialization potion of ROM has been executed, it can be discarded and code image in main memory can be shorted,thus allowing more efficient use of mai
35、n memory. Option ROMHeader:00h19h, ROM signData structure:18h19h, ROM informationRun-Time code:CodeInit code:Initial code, after initial, itll be threwOption ROM mapping1. Search PCI device.2. Write 0 xFFFFFFFF to PCI Configuration Header Region offset 0 x30.3. Write a memory address to it again(Ex:
36、 F7F00001h)4. Check 0 x30, if any bit is 1, there is maybe an optionROM.(还要查55AA!)BIOSRAMRAMF7F00000Option ROM5. Enable PCI memory space by set command register, bit 1.6. Into Protect Mode.7. Check for option ROM header. AA55h?BIOSRAMRAMF7F00000option ROM codeOption ROM mapping to hereOption ROM8. G
37、et the ROM size from offset 2.(Unit :512byte)9. Copy all ROM data to a physical memory.(Ex. 100000h)10. Return to real mode.11. Close PCI memory space.12. Find next PCI device and repeat step 2.BIOSRAMRAMF7F00000option ROM codeOption ROM mapping to hereoption ROM codeRAM100000Copy Option ROM to here
38、Option ROM13. Into Protect Mode.14. Run each option ROM code in physical memory.BIOSRAMRAMF7F00000option ROM1 codeRAM100000Finally RAM layoutoption ROM2 codeoption ROM3 code101000102000Option ROM15. Shadow each option ROM, from C0000h toEFFFFh.(4KB per Block)If remain code size is 127KB, you need:12
39、7 / 4 = 31 + 1 = 32 blockBIOSRAMRAMC0000option ROM1 codeRAM100000option ROM2 codeoption ROM3 code101000102000Shadow 1Shadow 2Shadow 3UnusedRAMEFFFFRemain 3KB need 1 blockOption ROM16. Clear all copied option ROM code.17. Return to real mode.Option ROMSMBusWhat is SMBus?Smbus is a two wire interface
40、through which various system component chips can communicate with each other and with the rest of system. It s based on the principle of IIC operations. With SMBus, a device can provide manufactory information, tell the system what its model/part is, save its state for a suspend event, report differ
41、ent types errors, accept control parameters, and return its status. A kind of memory(Electrically Erasable Programmable Read-Only Memory)Data can be stored without power supplyData can be modified by programs any timeData can be keep for a long timeExample:93C46, 24C02EEPROMSimple ArchitectureOne ma
42、ster and one or more slaveEach slave has itself addressMaster contact with slave by addressIIC PrincipleSlave address was determined by vendor and designer.Each slave has 7-bit address line, higher 4-bit was fixed by vendor and lower 3-bit was determined by designer.The address could not be reiterat
43、ion on IIC bus.IIC PrincipleIIC Principlesuggestion1. EEPROM(24Cxx, 34Wxx)2. Fan Speed / CPU temperature(ADM1022)3. Thermometer(LM75)4. AD converter(ADS7823)5. IO port(PCA9555)IIC PrincipleSMBus & IICSMBus 是 IIC 使用的数据总线，IIC 是作为英特尔IC 的互补，这种总线类型是由菲利浦半导体公司 在八十年代初设计出来的，主要是用来连接整体电路(ICS) ，IIC是一种多向控制总线，也就是
44、说多个芯片可以连接到同一总线结构下，同时每个芯片都可以作为实施数据传输的控制源。这种方式简化了信号传输总线。例如：内存中的SPD信息,通过IIC，与BX芯片组联系，IIC 存在于英特尔PIIX4 结构体系中。Host, Master and SlaveHost Device , Master Device and Slave DeviceHost Device: A special master device that provides the main interface to the system CPU.Master Device: A device that issues comman
45、ds, generates the clocks and terminates transfers.Slave Device: A device that is receiving or responding to a commands.Any device that exists on the SMBus as a slave has a special address called the slave device.SMBusMostly ACK is Low(Only Slave to Master will occur).Data valid:Send data to SDA firs
46、t and then send a plus to SCL.Slave answer MasterIIC PrincipleSMBus I/O Register Address MapFlow1 Get SMBus Base Address from South Bridge or SMbus controller (PCI version 2.3) 2 Write the slave address SMB_base + 4h = (address | 1h) / bit0 = 1 for read and bit0 =0 for write3 Write the offsetSMB_bas
47、e + 3h = offset 4 Issue a read command SMB_base + 2 = 48h5 Read the received data Data = SMB_base + 5hDIMM & SPDECCECC（Error Check Correction）糾錯是服務器内存與PC内存的最顯著的差別，有利於提高系統的穩定性。ECC的成功之處並不是因爲它速度快，而是因爲它有特殊的糾錯能力，有助於服務器保持穩定。Introduce1从PC100标准开始，内存条上就带有称为SPD的小芯片。SPD是内存条正面右侧的一块8管脚小芯片，里面保存着内存条的速度、工作频率、容量、工作电
48、压、CAS、tRCD、tRP、tAC、SPD版本等信息。Introduce2SPD 每個模塊使用256 Byte EEPROM,他們就是SMBUS上的Peripheral (Slave device),有生産廠家編程寫入信息。SPD Slave AddressingSPD Slave Address SampleDIMM_I2C_ADDRESS_TABLE1t = 0A8h/IIC_DIMM_5 - DIMM_1B_SPD_ADDRESSDIMM_I2C_ADDRESS_TABLE2t = 0AEh/IIC_DIMM_8 - DIMM_2A_SPD_ADDRESSDIMM_I2C_ADDRES
49、S_TABLE3t = 0ACh/IIC_DIMM_7 - DIMM_2B_SPD_ADDRESSDIMM_I2C_ADDRESS_TABLE4t = 0A2h/IIC_DIMM_2 - DIMM_3A_SPD_ADDRESSDIMM_I2C_ADDRESS_TABLE5t = 0A0h/IIC_DIMM_1 - DIMM_3B_SPD_ADDRESSDIMM_I2C_ADDRESS_TABLE6t = 0A6h/IIC_DIMM_4 - DIMM_4A_SPD_ADDRESSDIMM_I2C_ADDRESS_TABLE7t = 0A4h/IIC_DIMM_3 - DIMM_4B_SPD_AD
50、DRESSDIMM_I2C_ADDRESS_TABLE0t = 0AAh/IIC_DIMM_6 - DIMM_1A_SPD_ADDRESSSPD DataDescriptionOffset功能説明功能説明1這個字節表示這個字節表示SPD實際使用了多大空間，實際使用了多大空間，FF説明説明SPD不可訪問不可訪問2内存種類：内存種類：02hEDO;04hSDRAM; 07-DDR3Row地址位數地址位數4Column地址位數地址位數5每一個内存模塊上有幾個每一個内存模塊上有幾個Row9SDRAM的時鐘周期的時鐘周期11内存模塊錯誤偵測和校正方式内存模塊錯誤偵測和校正方式17每一個内存每一個内存Ro
