电工学组合逻辑电路课件.ppt

1、第 12 章 组合逻辑电路1 下一章下一章 上一章上一章 返回主页返回主页 2一、或门电路一、或门电路U UA AB BF F1 1 A AB BF F0 01 11 11 10 0 0 00 0 1 11 01 01 1 1 1A B F 真值表真值表F FA AB B A A0 0=A AA A1 1=1 1 A AA A =A AA AA=A=1 1 或运算或运算（逻辑加）（逻辑加）或逻辑和或门或逻辑和或门 3信号输入端信号输入端信号控制端信号控制端当当 B B=0=0 时，时，F F=A A 门打开门打开当当 B B=1=1 时，时，F F=1=1 门关闭门关闭 或门还可以起控制门的作

2、用或门还可以起控制门的作用 1 1 A AB BF F4信号输入端信号输入端信号控制端信号控制端当当 B B=0=0 时，时，F F=A A 门打开门打开当当 B B=1=1 时，时，F F=1=1 门关闭门关闭 或门还可以起控制门的作用或门还可以起控制门的作用 1 1 A AB BF F5 例例12.1.1 12.1.1 下图所示为一保险柜的防盗报警电路。下图所示为一保险柜的防盗报警电路。保险柜的两层门上各装有一个开关保险柜的两层门上各装有一个开关S1S1和和S2S2。门关上时，。门关上时，开关闭合。当任一层门打开时，报警灯亮，试说明该开关闭合。当任一层门打开时，报警灯亮，试说明该 电路的工

3、作原理。电路的工作原理。+5V+5V1 1 S1S1S2S21k1k 1k1k 3030 ELEL分析：开关分析：开关 S1 S1 和和 S2 S2 任一个打开时，报警灯亮。任一个打开时，报警灯亮。6二、二、与与门电路门电路F FABABA A 0 0=0 0 A A 1 1=A A A A A A =A A 0 00 00 01 10 0 0 00 10 11 01 01 11 1A AB BU UF FA B F 真值表真值表A A A=A=0 0&A AB BF F与运算与运算（逻辑乘）（逻辑乘）与逻辑和与门与逻辑和与门 7当当 B B=1 =1 时，时，F F=A A 门打开门打开当当

4、 B B=0=0 时，时，F F=0=0 门关闭门关闭信号输入端信号输入端 与门也可以起控制门的作用与门也可以起控制门的作用&A AB BF F信号控制端信号控制端8三、三、非门电路非门电路A AU UF FR R1 1A AF F0 01 11 10 0F F=A A 非运算非运算 （逻辑非）（逻辑非）A F 真值表真值表0 0=1 1 1 1=0 0 A=A A=A 非逻辑和非门非逻辑和非门 9TTL TTL 电路电路CMOS CMOS 电路电路CT1000 CT1000 通用系列通用系列CC0000 CC4000CC0000 CC4000CT2000 CT2000 高速系列高速系列 CT

5、4000 CT4000 低功耗系列低功耗系列CT3000CT300010一、一、或非门电路或非门电路F F1 1 A AB B1 10 00 00 00 0 0 00 10 11 01 01 11 1A B F 真值表真值表F F =A AB B 或非门或非门 11 CMOS CMOS 或非门原理电路或非门原理电路 A A=0=0，B B=0=0，F F=1 =1 PMOS1PMOS1 和和 PMOS2PMOS2 导通导通 NMOS1NMOS1 和和 NMOS2NMOS2 截止截止 A A=0=0，B B=1=1，F F=0=0 PMOS1PMOS1 和和 NMOS2 NMOS2 导通导通 N

6、MOS1NMOS1 和和 PMOS2PMOS2 截止截止 A A=1=1，B B=0=0，F F=0=0 NMOS1NMOS1 和和 PMOS2 PMOS2 导通导通 PMOS1PMOS1 和和 NMOS2 NMOS2 截止截止 A A=1=1，B B=1=1，F F=0 =0 PMOS1PMOS1 和和 PMOS2PMOS2 导通导通 NMOS1NMOS1 和和 NMOS2NMOS2 截止截止 CMOS CMOS 或非门或非门 NMOS2NMOS2PMOS1PMOS1PMOS2PMOS2F FA ANMOS1NMOS1D DD DD DD DS SS SS SS S+U+UB B12二、二、

7、与非门电路与非门电路F F&A AB B1 11 11 10 00 0 0 00 10 11 01 01 11 1A B F 真值表真值表F F =A A B B 与非门与非门 13 TTL TTL 与非门原理电路与非门原理电路 A A=0=0，B B=0=0，A A=0=0，B B=1=1，A A=1=1，B B=0=0，F F=1=1 T1 T1 处于饱和状态处于饱和状态 T3 T3 导通导通T2T2 和和 T4T4 处于截止状态处于截止状态 A A=1=1，B B=1=1，T1 T1 和和 T3 T3 处于截止状态处于截止状态 T2 T2 和和 T4 T4 处于饱和导通处于饱和导通 F

8、F=0=0 TTL TTL 与非门与非门 1B1CD+5 V+5 VT4T4R RB1B1R RC C2 2R RC C3 3A AB BF F T1 T1 T2 T2 T3 T3 R RE2E23.6V 3.6V 0V0V14三、三、三态与非门三态与非门逻辑符号逻辑符号逻辑功能逻辑功能:F F&A AB BE E ENENE=E=0 0 F=Z F=ZE=E=1 1 F=A F=A B BE=E=1 1 F=Z F=ZE=E=0 0 F=A F=A B BF F&A AB BE E ENEN15例例12.2.1 12.2.1 试利用与非门来组成非门、与门和或门。试利用与非门来组成非门、与门和

9、或门。(b)(b)与门与门 (c)(c)或门或门 (a)(a)非门非门 F=A F=A A=AA=AF=A F=A B B=A=A B BF=A F=A B=A B=A+B B解：解：&A AF F&F FA AB B&F FA AB B16一、组合逻辑电路一、组合逻辑电路(1)(1)由输入变量由输入变量 (即即 A A 和和 B B)开始，逐级推导出开始，逐级推导出各个门电路的输出，最好将结果标明在图上。各个门电路的输出，最好将结果标明在图上。二、二、分析步骤分析步骤(2)(2)利用逻辑代数对输出结果进行变换或化简。利用逻辑代数对输出结果进行变换或化简。三、逻辑代数简介三、逻辑代数简介 由门

10、电路组成的逻辑电路叫组合逻辑电路。由门电路组成的逻辑电路叫组合逻辑电路。逻辑变量只取逻辑变量只取 0 0、1 1 两个值。两个值。17公式名称公式名称 公式内容公式内容自等律自等律A A+0=+0=A AA A 1=1=A A0-10-1律律A A+1=1+1=1A A 0 0=0 0重叠律重叠律A A+A A=A AA A A=A=A A互补律互补律A+A+A=A=1 1A A A=A=0 0 复原律复原律A=AA=A表表12.3.1 12.3.1 逻辑代数的基本公式（逻辑代数的基本公式（1 1）18 公式名称公式名称 公式内容公式内容 交换律交换律 结合律结合律 分配律分配律 吸收律吸收律

11、 反演律反演律 (摩根定律摩根定律)A A+B B=B B+A AA A B=B AB=B AA A+(+(B B+C C)=)=B+B+(C C+A A)=)=C C+(+(A A+B B)A A (B B C C)=)=B B (C C A A)=)=C C (A A B B)A A+(+(B CB C)=()=(A A+B B)(A A+C C)A A (B B +C C)=()=(A BA B)+(A CA C)A A+(+(A BA B)=)=A AA A (A A +B B)=)=A A A A B=A B=A+B B A A+B=A B=A B B 表表12.3.1 12.3.1

12、 逻辑代数的基本公式（逻辑代数的基本公式（2 2）19B B ABAB0 0 0 00 10 11 01 01 11 1A A AB ABABAB异或门异或门 F F=A AB A AB B ABB AB=A BA BA B A B=A A(A AB B)B B(A AB B)=A AB A ABB AB B AB =例例12.1 12.1 分析图示逻辑电路的功能。分析图示逻辑电路的功能。0 01 11 10 0A B F 真值表真值表A A B B F F&A A AB AB B B AB AB 解：解：20F=A B F=A B+A B A B=A B=A B+A B A B=A A B

13、B 异或门异或门 =1=1A A B BF F1 1=1=1A AB B F F 1 1F F=1=1A AB B F F 同或门同或门 =21 名称名称 逻辑符号逻辑符号 逻辑表达式逻辑表达式或门或门与门与门非门非门或非门或非门 与非门与非门表表12.3.3 12.3.3 常用门电路的逻辑符号和逻辑表达式常用门电路的逻辑符号和逻辑表达式1 1 A AB BF F&A AB BF FF F&A AB BF F1 1 A AB B1 1A AF FF F=A AB BF F=AB AB F F=A A F=F=A A B B F=F=A AB B 22例例12.3.1 12.3.1 分析图示密码

14、锁电路的密码。分析图示密码锁电路的密码。S S+5V+5VA A B B C C D D E E F F1 1F F2 21 11 1 1 1 ABCDE ABCDE F F1 1=1 1 A B C D E A B C D E=1 =1 开锁信号。开锁信号。1 1 0 01 10 01 1=1 =1 报警信号。报警信号。1 11 11 11 11 1密码为：密码为：1 0 1 0 11 0 1 0 1。ABCDE ABCDE F F2 2=1 1 A B C D E A B C D E 解：解：23(1)(1)根据逻辑功能列出真值表根据逻辑功能列出真值表0 00 01 01 01 01 00

15、 10 1A BF F C C0 0 0 0 0 1 0 1 1 01 01 1 1 1 两个一位两个一位二进制数二进制数 本位和本位和 进位位进位位 24(3)(3)根据逻辑表达式画出逻辑电路根据逻辑表达式画出逻辑电路&C C A AB BF F=1=1A AB BF F C C COCO 半加器半加器 (2)(2)根据真值表写出逻辑表达式根据真值表写出逻辑表达式 本位和本位和 进位位进位位 C=AC=A B BF=A B F=A B+A B A B=A A B B 25(1)(1)根据逻辑功能列出真值表根据逻辑功能列出真值表A Ai i B Bi i C Ci i-1 -1 F Fi i

16、C Ci i0 00 00 10 11 01 01 11 10 0 1 10 01 10 01 10 01 1两个两个 n n 位二进位二进制数中的一位制数中的一位本位和本位和 进位位进位位 0 0 0 0 1 0 1 0 1 0 1 0 0 1 0 1 1 0 1 0 0 1 0 1 0 1 0 1 1 1 1 1 F Fi i =A Ai i B Bi iC Ci i1 1 A Ai iB Bi iC Ci i1 1 A Ai iB Bi iC Ci i1 1 A Ai iB Bi iC Ci i1 1 C Ci i =A=Ai iB Bi iC Ci i1 1 A Ai iB Bi iC

17、 Ci i1 1 A Ai iB Bi iC Ci i1 1 A Ai iB Bi iC Ci i1 1(2)(2)根据真值表写出逻辑表达式根据真值表写出逻辑表达式 26(3(3)化简或变换逻辑式化简或变换逻辑式 =(=(A Ai iB Bi iA Ai iB Bi i )C Ci i1 1=(=(A Ai i B Bi i )C Ci i1 1 =（A Ai i B Bi i）C Ci i1 1=(=(A Ai i B Bi i )C Ci i1 1+A Ai iB Bi i =A Ai i B Bi i C Ci i1 1 (A Ai iB Bi iA Ai iB Bi i )C Ci i

18、1 1 (A Ai i B Bi i )C Ci i1 1=(=(A Ai i B Bi i A Ai iB Bi i )C Ci i1 1 A Ai iB Bi i (C Ci i1 1C Ci i1 1)F Fi i =A Ai i B Bi iC Ci i1 1 A Ai iB Bi iC Ci i1 1 A Ai iB Bi iC Ci i1 1 A Ai iB Bi iC Ci i1 1 C Ci i=A=Ai iB Bi iC Ci i1 1 A Ai iB Bi iC Ci i1 1 A Ai iB Bi iC Ci i1 1 A Ai iB Bi iC Ci i1 1 27(4

19、)(4)根据逻辑表达式画出逻辑电路根据逻辑表达式画出逻辑电路A Ai iB Bi iA Ai i B Bi i F Fi i C Ci i COCOA Ai i B Bi i 1 1(A Ai i B Bi i )C Ci i(A Ai i B Bi i )C Ci i1 1 COCOC Ci i1 1 F Fi i =A Ai i B Bi i C Ci i1 1C Ci i=（A Ai i B Bi i）C Ci i1 1+A Ai iB Bi i A Ai i B Bi i C Ci i1 1 F Fi i C Ci i CI COCI CO全加器全加器 全加器全加器 28 4 4 位全

20、加器逻辑图：位全加器逻辑图：CI COCI COCI COCI COCI COCI COCI COCI COF F4 4F F3 3F F2 2F F1 1C C4 4C C3 3C C2 2C C1 1C C0 0A A4 4 B B4 4A A3 3 B B3 3A A2 2 B B2 2A A1 1 B B1 1 4 4 位全加器逻辑图位全加器逻辑图 29控制信息控制信息编码器编码器二进制代码二进制代码编码器的分类编码器的分类 可实现编码功能的组合逻辑电路。可实现编码功能的组合逻辑电路。普通编码器普通编码器 优先编码器优先编码器 二进制编码器二进制编码器 二二-十进制编码器十进制编码器

21、30一、普通编码器一、普通编码器 每次只允许输入一个控制信息的编码器。每次只允许输入一个控制信息的编码器。1.1.二进制编码器二进制编码器 将输入信号编成二进制代码的电路。将输入信号编成二进制代码的电路。编码器编码器31当当 n n=2=2 时，即为时，即为 4 4 线线2 2 线编码器：线编码器：四个需要四个需要编码的信号编码的信号 两位二进制代码两位二进制代码F F1 1F F2 2A A0 0A A1 1A A2 2A A3 3二进二进制编制编码器码器0 00 00 10 11 01 01 11 1输入输入F F1 1 F F2 2A A0 0A A3 3A A1 1A A2 2 4 4

22、 线线-2-2 线编码器线编码器 32 2.2.二十进制编码器（二十进制编码器（BCD BCD 码）码）十进制数十进制数 0 90 9：0000 10010000 1001 （8421 BCD 8421 BCD 码）码）例如十进制数例如十进制数 357 357 用二进制数表示为：用二进制数表示为：0011 0101 01110011 0101 0111键控二十进制编码器键控二十进制编码器:输入端：十个按键输入端：十个按键 A A0 0 A A9 9输出端：输出端：F F1 1 F F4 43 35 57 733表表12.5.2 12.5.2 编码器真值表编码器真值表 A0 A1 A2 A3 A

23、4 A5 A6 A7 A8 A9F4 F3 F2 F1 0 1 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 10 0 0 10 0 0 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 10 0 1 00 0 1 01 1 1 0 1 1 1 1 1 11 1 1 0 1 1 1 1 1 1 0 0 1 1 0 0 1 11 1 1 1 0 1 1 1 1 11 1 1 1 0 1 1 1 1 10 1 0 00 1 0 01 1

24、1 1 1 0 1 1 1 11 1 1 1 1 0 1 1 1 1 0 1 0 1 0 1 0 11 1 1 1 1 1 0 1 1 11 1 1 1 1 1 0 1 1 10 1 1 00 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 0 0 0 1 0 0 01 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 1 0 1 0 0 1 1 0 0 1编码器表达式编码器表达式F F1 1 =A=A1 1 A A3

25、3 A A5 5 A A7 7 A A9 9F F2 2 =A=A2 2 A A3 3 A A6 6 A A7 7 F F3 3 =A=A4 4 A A5 5 A A 6 6 A A7 7 F F4 4 =A=A8 8 A A9 934 编码器电路编码器电路 A A0 0&11&G G4 4&G G1 1&G G3 3&G G2 21k1k 1010F F4 4F F3 3F F1 1F F2 2+5V5VS SELELA A4 4A A5 5A A6 6A A7 7A A8 8A A9 9A A3 3A A2 2A A1 1 G G5 5G G6 635当有键按下时，当有键按下时，S S=1

26、 =1 灯亮灯亮当所有键未按下时，当所有键未按下时，S S=0 =0 灯不亮灯不亮区分：区分：当所有键都未按下时，输出当所有键都未按下时，输出 00000000当当 A A0 0 键按下时，输出键按下时，输出 00000000S=AS=A0 0 F F1 1+F+F2 2+F+F3 3+F+F4 4 =A=A0 0 +F+F1 1+F+F2 2+F+F3 3+F+F4 436表表12.5.2 12.5.2 优先权编码器真值表优先权编码器真值表 如果同时有多如果同时有多 个信号输入，个信号输入，输出的是数码输出的是数码 大的输入信号大的输入信号 对应的代码。对应的代码。二、二、优先权编码器优先权

27、编码器 A1 A2 A3 A4 A5 A6 A7 A8 A9F4 F3 F2 F1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 11 1 0 11 1 0 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 11 0 1 11 0 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 0

28、1 0 1 0 0 1 1 1 0 1 1 11 0 0 11 0 0 1 0 1 1 0 1 1 1 0 0 0 1 0 0 0 0 1 0 1 0 1 1 1 0 1 1 1 0 0 0 1 1 0 0 1 1 037 将具有特定含义的二进制代码变换成一定将具有特定含义的二进制代码变换成一定n n 位二进制位二进制代码输入代码输入2 2n n 种状态种状态2 2n n 种输出种输出译码器译码器二进制数代码二进制数代码 按其编码时的原意翻译成按其编码时的原意翻译成 对应的信号输出对应的信号输出一、一、二进制译码器二进制译码器的输出信号，以表示二进制代码的原意，这一的输出信号，以表示二进制代码

29、的原意，这一实现译码功能的组合电路为译码器。实现译码功能的组合电路为译码器。过程称为译码。过程称为译码。38n n=2=2 时即为时即为 2 2 线线4 4 线译码器：线译码器：F F1 1 E E A A2 21 1 A A2 2A A1 1F F1 1 F F2 2F F3 3F F4 4E E 1 11 11 1F F3 3 E E A A2 21 1 F F2 2 E E A A2 21 1 F F4 4 E E A A2 21 1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 低电平译码低电平译码 E AE A1 1 A A2 2 F F1 1 F F2 2 F F

30、3 3 F F4 41 1 0 0功功 能能 表表1 1 1 11 1 1 10 1 1 10 1 1 11 0 1 11 0 1 11 1 0 11 1 0 11 1 1 01 1 1 0=E E+A A1 1+A A2 2=E E+A A1 1+A A2 2 译码器电路译码器电路 =E E+A A1 1+A A2 2=E E+A A1 1+A A2 239共共阳阳极极共共阴阴极极a b c d e f ga b c d e f gU UCCCCa b c d e f ga b c d e f g LED LED 显示器的两种接法显示器的两种接法 a a b b d d e e f f g

31、gc c f g a bf g a be d c he d c h40输输 入入 输输 出出 A A4 4 A A3 3 A A2 2 A A1 1 a b c d e f g a b c d e f g 显显 示示 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 表表12.6.2 12.6.2 显示译码器功能表显示译码器功能

32、表 1 1 1 1 1 1 0 1 1 1 1 1 1 0 0 1 1 0 0 0 00 1 1 0 0 0 01 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 11 1 1 1 0 1 10 01 1 2 23 34 45 56 6

33、7 78 89 9 41 显示译码器的连接图显示译码器的连接图 +U UCCCCa ab bc c d de ef fg gA A4 4 A A3 3 A A2 2A A1 1 BCDBCD码码输输入入显示显示译码器译码器LEDLED显示器显示器 显示译码器显示译码器 42PLDPLD与门阵列与门阵列或门阵列或门阵列 或门或门 实现或运算实现或运算 与门与门 实现与运算实现与运算 与门和或门通常改用示意符号表示。与门和或门通常改用示意符号表示。&A AB BF F11A AB BC CF F 11F FA B CA B CA B CA B C&F F 或门的示意画法或门的示意画法 43 与门阵

34、列和或门阵列与门阵列和或门阵列 111111111111iAiB1iCiAiB1iCA A4 4 A A3 3 A A2 2 A A1 1F F1 1 F F2 2 F F3 3 F F4 4&44 PLD PLD 不但可以实现组合逻辑电路的功能，不但可以实现组合逻辑电路的功能，而且可以实现时序逻辑电路的功能。而且可以实现时序逻辑电路的功能。输出输出 F F1 1和和F F2 2 就是上述就是上述 F Fi i 和和 C Ci i 的表达式。的表达式。加法器的逻辑表达式加法器的逻辑表达式:电路的功能：加法器。电路的功能：加法器。F Fi i =A Ai i B Bi iC Ci i1 1 A

35、Ai iB Bi iC Ci i1 1 A Ai iB Bi iC Ci i1 1 A Ai iB Bi iC Ci i1 1 C Ci i=A=Ai iB Bi iC Ci i1 1 A Ai iB Bi iC Ci i1 1 A Ai iB Bi iC Ci i1 1 A Ai iB Bi iC Ci i1 1 45PLD PLD 分类分类 现场可编程逻辑阵列现场可编程逻辑阵列 FPLAFPLA可编程阵列逻辑可编程阵列逻辑 PALPAL通用阵列逻辑通用阵列逻辑 GALGAL可擦除的可编程逻辑阵列可擦除的可编程逻辑阵列 EPLAEPLA现场可编程门阵列现场可编程门阵列 FPGA FPGA 在系统可编程逻辑器件在系统可编程逻辑器件 ISP-PLDISP-PLD 下一章下一章 上一章上一章 返回主页返回主页 2022-9-2746