1、MCS-51系列单片机 MCS-51的典型产品是8051、8031、8751。8051是ROM型单片机，内部有4KROM；8031无片内ROM，8751片内有4KEPROM；除此以外，它们的内部结构及引脚完全相同。本章将以MCS-51系列的8051为典型例子，详细介绍单片机的结构、性能、存储器结构及工作原理等内容。通过对这些内容的掌握，可以起到举一反三、触类旁通的作用。2.1 MCS-51单片机的结构 一块芯片上，集成了一台微型计算机的各个部分。其中主要有CPU、存储器、可编程I/O、定时/计数器、串行口等。各部分通过内部总线相连。时钟OSCCPU各种I/O定时器/计数器程序存储器ROM数据存
2、储器RAM中断MCS-51单片机组成框图8位CPU震荡器和时钟电路内部程序存储器（片内ROM 4KB/8KB）内部数据存储器（片内RAM 128B/256B）可寻址外部程序存储器和数据存储器各64K4个8位并行I/O口 P0、P1、P2、P3 一个全双工的串行口2/3个16位的定时计数器 中断控制系统 5/6个中断源，两个中断优先级具有较强功能的位处理器8051/8052单片机内部资源2.2 MCS-51的引脚40只引脚双列直插封装（DIP）。44只引脚方形封装方式为（4只无用）40只引脚按其功能来分，可分为3类：（1）电源及时钟引脚:Vcc、Vss；XTAL1、XTAL2。（2）控制引脚：P
3、SEN*、EA*、ALE、RESET（即RST）。（3）I/O口引脚：P0、P1、P2、P3，为4个8位I/O口的外部引脚。2.2.1 电源及时钟引脚 1电源引脚 （1）Vcc（40脚）：+5V电源；（2）Vss（20脚）：接地。2时钟引脚（1）XTAL1（19脚）：接外部晶体的一端（2）XTAL2（18脚）：接外部晶体的另一端2.2.2 控制引脚(1)RST/VPD(9脚)：RES引脚输入两个以上机器周期的高电平时复位单片机 Vcc掉电时也可接备用电源，以保持内部RAM中的数据。(2)ALE/PROG*（30脚）：访问外部存储器时，输出地址锁存信号。非访问外部数据存储器时，ALE信号仍以震荡
4、频率1/6的频率出现，访问外部数据存储器时，ALE信号以震荡频率1/12的频率出现。PROG*为本引脚的第二功能(8751)，为编程脉冲输入端。(3)PSEN*（29脚）：读外部程序存储器选通信号，以震荡频率1/6的频率出现。(4)EA*/VPP(31脚)：EA*为内外程序存储器选择控制端。EA*=1，单片机访问片内程序存储器，但在PC（程序计数器）值超过0FFFH（对于8051、8751）时，即超出片内程序存储器的4K字节地址范围时，将自动转向执行外部程序存储器内的程序。EA*=0，单片机则只访问外部程序存储器。VPP为本引脚的第二功能。用于施加较高的编程电压（例如+21V或+12V）。对于
5、89C51，则加在VPP脚的编程电压为+12V或+5V。2.2.3 I/O口引脚 (1)P0口：双向8位三态I/O口，此口为地址总线（低8位）及数据总线分时复用口，可驱动8个LS型TTL负载。(2)P1口：8位准双向I/O口，可驱动4个LS型TTL负载。(3)P2口：8位准双向I/O口，与地址总线（高8位）复用，可驱动4个LS型TTL负载。(4)P3口：8位准双向I/O口，双功能复用口，可驱动4个LS型TTL负载。注意：准双向口与双向三态口的差别。当3个准双向I/O口作输入口使用时，要向该口先写“1”，另外准双向I/O口无高阻的“浮空”状态。2.3 MCS-51的CPU 8051的核心部件是一
6、个8位高性能中央处理器CPU，由运算器和控制器所构成。2.3.1 运算器 对操作数进行算术、逻辑运算和位操作。1算术逻辑运算单元ALU2累加器A 3.程序状态字寄存器PSW 4寄存器B5堆栈及栈指针SP 在数据存储器中开辟的一个存储区，堆栈指针（SP）指向栈顶，堆栈元素遵循后进先出的原则。堆栈元素压入时SP自增1，然后压入数据到SP指定的堆栈单元；弹出时先弹出数据，SP再自减1。主机复位后，SP的初始值为07H。内部RAM的任意连续区域都可作为堆栈。6数据指针DPTR2.3.2 控制器 1程序计数器PC（Program Counter）存放下一条要执行的指令在程序存储器中的地址。基本功能：（1
7、）自动加1（2）执行转移指令时，程序计数器将被置入新的数值，从而使程序的流向发生变化。（3）在执行子程序调用或响应中断时，完成下列操作：保护PC的现行值 将子程序或中断向量的入口地址送入PC。2指令寄存器、指令译码器及控制逻辑电路2.3.3 振荡器、时钟电路及时序振荡器、时钟电路及时序 时钟电路用于产生MCS-51单片机工作时所必需的时钟控制信号。基本定时时序关系1.时钟电路 时钟频率直接影响单片机的速度和稳定性。常用的时钟电路设计有两种方式，一种是内部时钟方式，另一种方式为外部时钟方式。（1）内部振荡方式：MCS-51单片机片内有一个用于构成振荡器的高增益反相放大器，引脚XTAL1和XTAL
8、2分别是此放大器的输入端和输出端。把放大器与作为反馈元件的晶体振荡器或陶瓷谐振器连接，就构成了内部自激振荡器并产生振荡时钟脉冲。（2）外部振荡方式：外部振荡方式就是把外部已有的时钟信号引入单片机内，XTAL1接地。石英晶振时，C=3010PF陶瓷晶振时，C=4010PF（1）振荡周期：为单片机提供时钟信号的振荡源的周期。（2）时钟周期：是振荡源信号经二分频后形成的时钟脉冲信号的周期。（3）机器周期：通常将完成一个基本操作所需的时间称为机器周期。（4）指令周期：是指CPU执行一条指令所需要的时间。一个指令周期通常含有14个机器周期。2.振荡周期、时钟周期、机器周期和指令周期若MCS-51单片机外
9、接晶振为12MHz时，则单片机的四个周期的具体值为：振荡周期1/12MHz1/12s0.0833s时钟周期1/6s0.167s机器周期1s指令周期14s例：（5）MCS-51的一个机器周期包括12个震荡周期，分为6个状态：S1S6。每个状态又分为两拍：P1和P2。因此，一个机器周期中的12个震荡周期表示为：S1P1、S1P2、S2P1、S2P2、S6P2。MCS-51的取指/执行时序例：INC DPTR例：INC A例：ADD A，#DATA例：MOVX A，RiALE信号以震荡频率1/6的频率出现，因此在一个机器周期中，ALE信号两次有效（但要注意，在执行访问外部数据存储器的指令MOVX时，
10、将会丢失一个ALE脉冲，将在后面有关章节介绍）取指令阶段：根据PC中地址取出需要执行指令的操作码和操作数。执行指令阶段：可对指令操作码进行译码，以产生一系列控制信号完成指令的执行。2.4 MCS-51单片机的并行端口结构 8051单片机有4 4个I/O端口，每个端口都是8位准双向口，共占3232根引脚。每个端口都包括一个锁存器(即专用寄存器P0P0P3P3)、一个输出驱动器和输入缓冲器。数据输出可锁存，对输入信息不锁存。通常把4个端口笼统地表示为P0P0P3P3。在无片外扩展存储器的系统中，这4个端口的每一位都可以作为准双向通用I/O端口使用。在有片外扩展存储器的系统中，P2口作为高8位地址线
11、，P0口分时作为低8位地址线和双向数据总线。8051单片机4个I/O端口线路设计的非常巧妙，学习I/O端口逻辑电路，不但有利于正确合理地使用端口，而且会给设计单片机外围逻辑电路有所启发。2.4.1 P02.4.1 P0口和口和P2P2的结构的结构下图为P0口的某位P0.n(n=07)结构图，它由一个输出锁存器、两个三态输入缓冲器和输出驱动电路及控制电路组成。从图中可以看出，P0口既可以作为I/O用，也可以作为地址/数据线用。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口口引脚引脚输出时输出时 CPU发
12、出控制电平“0 0”封锁“与”门，将输出上拉场效应管T1截止，同时使多路开关MUX把锁存器与输出D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口口引脚引脚驱动场效应管T2栅极接通。故内部总线与P0口同相。由于输出驱动级是漏极开路电路，若驱动NMOS或其它拉流负载时，需要外接上拉电阻。P0的输出级可驱动8个LSTTL负载。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口口引脚引脚VCC 输入时输入时-分分读引脚读引
13、脚或或读锁存器读锁存器读引脚：读引脚：由传送指令由传送指令(MOVMOV)实现；实现；下面一个缓冲器用于读端口下面一个缓冲器用于读端口引脚引脚数据，当执行一条数据，当执行一条由端口输入的指令时，读脉冲把该三态缓冲器打开，由端口输入的指令时，读脉冲把该三态缓冲器打开，这样端口引脚上的数据经过缓冲器读入到内部总线。这样端口引脚上的数据经过缓冲器读入到内部总线。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口口引脚引脚D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地
14、址地址/数据数据控制控制VCCT1T2P0P0口口引脚引脚 输入时输入时-分分读引脚读引脚或或读锁存器读锁存器读锁存器：读锁存器：有些指令有些指令 如：如：ANL P0ANL P0，A A称为称为“读读-改改-写写”指令，需要读锁存器。指令，需要读锁存器。上面上面一个缓冲器用于读端口一个缓冲器用于读端口锁存器锁存器数据。数据。*原因：如果此时该端口的负载恰是一个晶体管基极，且原端口输出值为1，那么导通了的PN结会把端口引脚高电平拉低；若此时直接读端口引脚信号，将会把原输出的“1”电平误读为“0”电平。现采用读输出锁存器代替读引脚，图中，上面的三态缓冲器就为读锁存器Q端信号而设，读输出锁存器可避
15、免上述可能发生的错误。*D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口口引脚引脚D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口口引脚引脚准双向口：从图中可以看出，在读入端口数据时，由于输出驱动FET并接在引脚上，如果T2导通，就会将输入的高电平拉成低电平，产生误读。所以在端口进行输入操作前，应先向端口锁存器写“1”，使T2截止，引脚处于悬浮状态，变为高阻抗输入。这就是所谓的准双向口。在系统扩展时，在系统扩展时
16、，P0P0端口作为端口作为地址地址/数据总线数据总线使用时，使用时，分为：分为：P0P0引脚引脚输出地址输出地址/数据数据信息。信息。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口口引脚引脚 P0P0引脚引脚输出地址输出地址/数据数据 控制电平控制电平“1 1”，多路开关，多路开关MUXMUX与与T2T2栅极反相接栅极反相接通通，输出地址或数据。，输出地址或数据。由图上可以看出，上下两个由图上可以看出，上下两个FETFET处于反相，构成了处于反相，构成了推拉式推拉式的输出电路，其负载能的输出电路，其负
17、载能力大大增强。力大大增强。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口口引脚引脚 P0P0引脚引脚输入数据输入数据 输入信号是从引脚通过输入缓冲器进入输入信号是从引脚通过输入缓冲器进入内部总线内部总线。CPUCPU使使MUXMUX自动向下自动向下，由于，由于CPUCPU复位复位后自动向后自动向P0P0口口写写“0FF0FF”，T2T2截止。截止。“读引脚读引脚”有效，外部数据读入内有效，外部数据读入内部总线。部总线。*无须上拉电阻无须上拉电阻！直接和！直接和外部外部地址地址/数据总线相数据总线相连
18、。连。-真正的双向口D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口口引脚引脚D QCLK QMUXP2.n读锁存器读锁存器内部总线内部总线写锁存器写锁存器读引脚读引脚地址地址控制控制VCCRTP2口引脚CPUCPU发出控制电平发出控制电平“0 0”，使多路开关，使多路开关MUXMUX倒向锁存倒向锁存器器输出输出Q Q端，构成一个准双向口。其功能与端，构成一个准双向口。其功能与P1P1相同。相同。本身有上拉电阻 2.P22.P2口作为口作为地址总线地址总线 在系统扩展片外在系统扩展片外程序存储器程序存储
19、器扩展数据存储器且容量扩展数据存储器且容量超过超过256B256B (用用MOVX DPTRMOVX DPTR指令指令)时，时，CPUCPU发出控制电平发出控制电平“1 1”，使多路开关使多路开关MUXMUX倒倒内部地址线内部地址线。此时，。此时，P2P2输出高输出高8 8位地址。位地址。D QCLK QMUXP2.n读锁存器读锁存器内部总线内部总线写锁存器写锁存器读引脚读引脚地址地址控制控制VCCRTP2口引脚三、三、P1P1口的结构口的结构 它由一个输出锁存器、两个三态输入缓冲器和输出驱动电路组成-准双向口。D QD QCLK QCLK QP1.nP1.n读读锁存器锁存器内部总线内部总线写
20、写锁存器锁存器读读引脚引脚VCCRT TP1口引脚本身有上拉电阻D QD QCLK QCLK QP3.nP3.n读读锁存器锁存器内部总线内部总线写锁存器写锁存器读读引脚引脚VCCRT TP3口引脚第二第二输入功能输入功能第二第二输出功能输出功能作为通用I/O口与P1口类似-准双向口(W=1)W本身有上拉电阻D QD QCLK QCLK QP3.nP3.n读读锁存器锁存器内部总线内部总线写锁存器写锁存器读读引脚引脚VCCRT TP3口引脚第二第二输入功能输入功能第二第二输出功能输出功能 第二功能(Q=1)此时引脚部分输入(Q=1、W=1),部分输出(Q=1、W输出)。W第二功能各引脚功能定义：P
21、3.0：RXD串行口输入P3.1：TXD串行口输出P3.2：INT0外部中断0输入P3.3：INT1外部中断1输入P3.4：T0定时器0外部输入P3.5：T1定时器1外部输入P3.6：WR外部写控制P3.7：RD外部读控制补充题：1.MCS-51单片机的哪些端口，有两种功能？分别是什么功能？2.在系统扩展片外程序存储器时，P2口是否可以再作为通用I/O口？2.5 MCS-51单片机片外总线和复位2.5.1 2.5.1 MCS-51单片机片外总线配置地址总线：P2口（高8位A15A8）和P0口（低8位A7A0）可寻址64KB。数据总线：P0口（D7D0）控制总线：ALE、PSEN*、WR*、RD
22、*8051地址锁存器 ALEPSEN WR RD地址总线数据总线控制总线2.5.2 2.5.2 MCS-51单片机复位(RST高电平2个机器周期)任何单片机在工作之前都要有个复位的过程，复位是什么意思呢？对单片机来说，是程序还没有开始执行，是在做准备工作-初始状态。显然，准备工作不需要太长的时间，复位需要不少于2个机器周期的时间就可以了。复位后，PC指向0000H，使单片机从起始地址0000H开始执行程序。RST/VPD电路 复位电路在每个周期的S5P2时采样斯密特触发器的输出，必须在连续两次采样为高电平时才完成一次完整的复位和初始化。VPD接备用电池。一、复位电路（两种）80519RSTCR
23、+5V上电复位电路一、复位电路（两种）80519RSTCR+5VK上电或手动复位二、复位后单片机的状态复位后各寄存器的状态2.5.3 2.5.3 节电工作方式节电工作方式 MCS-51MCS-51单片机中有单片机中有HMOSHMOS和和CHMOSCHMOS两种工两种工艺芯片，它们的节电运行方式不同，艺芯片，它们的节电运行方式不同，HMOSHMOS单片机的节电方式单片机的节电方式只有掉电方式只有掉电方式，CHMOSCHMOS单单片机的节电工作方式片机的节电工作方式有掉电方式和冻结方有掉电方式和冻结方式式两种。两种。1 1HMOSHMOS的掉电工作方式的掉电工作方式 2 2CHMOSCHMOS的节电工作方式的节电工作方式 nCHMOSCHMOS80C51振荡器时钟发生器中断/定时等CPUIDLPDXTAL1XTAL2PCONPCON控制寄存器的格式如下：PCONPCON各位的说明如下：各位的说明如下：IDLIDL位位置置“1”1”，振荡器继续工作，中断系统、串行，振荡器继续工作，中断系统、串行口、定时器继续由时钟所驱动，时钟信号不送往口、定时器继续由时钟所驱动，时钟信号不送往CPUCPU，CPUCPU状态被完整保存状态被完整保存。（1 1）冻结工作方式）冻结工作方式（2 2）掉电保护方式）掉电保护方式思考题及课堂练习（P32）题1、4、7、11、13、14
