1、数字电路与逻辑设计数字电路与逻辑设计第六章第六章 时序逻辑电路时序逻辑电路(二二)西安邮电学院西安邮电学院“校级优秀课程校级优秀课程”6.56.5采用中规模集成器件设计任意进制计数器采用中规模集成器件设计任意进制计数器 计数器设计步骤如下：计数器设计步骤如下：1.1.根据设计要求，确定有效状态；根据设计要求，确定有效状态；2.2.2.2.画状态转移图；画状态转移图；3.3.3.3.选择集成器件，查看器件功能表；选择集成器件，查看器件功能表；4.4.选择合适的反馈形式和反馈信号；选择合适的反馈形式和反馈信号；5.5.5.5.画逻辑电路图；画逻辑电路图；6.6.6.6.画出工作波形图（可选）。画出
2、工作波形图（可选）。一、利用同步计数器实现任意模一、利用同步计数器实现任意模M M计数器计数器的方法：的方法：(一）利用清除端的复位法。一）利用清除端的复位法。（反馈清零法反馈清零法）(二）利用置入控制端的置位法。（二）利用置入控制端的置位法。（同步预置法同步预置法）1.1.MN,NMN,N为单片计数器的最大计数值为单片计数器的最大计数值 利用清除端的复位法或置入控制端的置位法进行设计。利用清除端的复位法或置入控制端的置位法进行设计。2.MN,N2.MN,N为多片计数器级联后的最大计数值为多片计数器级联后的最大计数值当要实现的模值当要实现的模值M M超过单片计数器的计数范围时，必须首先超过单片
3、计数器的计数范围时，必须首先将多片计数器级联，以扩大计数范围（将多片计数器级联，以扩大计数范围（N=10N=10n n 或或1616n n），然后），然后利用整体同步置入端的置数法和利用整体清除端复位法构成利用整体同步置入端的置数法和利用整体清除端复位法构成模模M M计数器。计数器。多片多片74160 74160、7416274162级联，级联，N=10N=10n n多片多片74161 74161、7416374163级联，级联，N=16N=16n n6.56.5采用中规模集成器件设计任意进制计数器采用中规模集成器件设计任意进制计数器 6.56.5采用中规模集成器件设计任意进制计数器采用中规模
4、集成器件设计任意进制计数器 1.MN,N1.MN,N为单片计数器的最大计数值为单片计数器的最大计数值 当计数至当计数至S SM M时，利用时，利用S SM M状态产生一清除信状态产生一清除信号，加到清号，加到清0 0端，使计数器返回到端，使计数器返回到S S0 0状态，从而实状态，从而实现模现模M M的计数器。的计数器。(一）反馈清零法一）反馈清零法I.I.确定有效状态（必须从全确定有效状态（必须从全0 0开始）；开始）；II.II.产生异步清除端信号产生异步清除端信号 ；III.III.画逻辑图。画逻辑图。CR设计方法设计方法:例：例：应用应用4 4位二进制同步计数器位二进制同步计数器741
5、6174161实现实现模模1010计数器，要求采用计数器，要求采用清除端复位法。清除端复位法。分析：分析：根据设计要求，确定各种状态根据设计要求，确定各种状态0 09 9；画状态转移图；画状态转移图；(一）反馈清零法一）反馈清零法6.56.5采用中规模集成器件设计任意进制计数器采用中规模集成器件设计任意进制计数器 计数器状态转移图为：计数器状态转移图为：13QQCR 注意：用来清注意：用来清0 0的瞬态为的瞬态为M M，该状态一经出现马上消失。，该状态一经出现马上消失。(一）反馈清零法一）反馈清零法6.56.5采用中规模集成器件设计任意进制计数器采用中规模集成器件设计任意进制计数器 为什么为什
6、么10101010状态不算在主循环状态不算在主循环内，用波形图说明内，用波形图说明画出电路原理图画出电路原理图同步计数器最低位同步计数器最低位Q Q0 0在在CPCP翻转。先画最低位翻转。先画最低位Q Q0 0。当第十个脉冲上升沿到达后当第十个脉冲上升沿到达后Q Q3 3Q Q2 2Q Q1 1Q Q0 01010,/CR1010,/CR0 0。只要。只要/CR=0,/CR=0,计数计数器强制置器强制置0 0。10101010只能使只能使Q Q3 3Q Q1 1出现一个很窄的小毛刺。出现一个很窄的小毛刺。缺点缺点:Q:Q1 1输出波形上有毛刺。造成输出波形上有毛刺。造成/CR/CR脉冲宽度太窄
7、，清脉冲宽度太窄，清0 0不可靠。不可靠。&CPD D3 3D D2 2D D1 1D D0 0Q Q3 3Q Q2 2Q Q1 1Q Q0 0C CO OCTCTP PCTCTT TCRLD74161112345678910CP0Q1Q2Q3QCR(一）反馈清零法一）反馈清零法6.56.5采用中规模集成器件设计任意进制计数器采用中规模集成器件设计任意进制计数器 6.56.5采用中规模集成器件设计任意进制计数器采用中规模集成器件设计任意进制计数器&0&D D3 3D D2 2D D1 1D D0 0Q Q3 3Q Q2 2Q Q1 1Q Q0 0C CO OCTCTP PCTCTT TCRLD
8、74161当第十个当第十个CPCP到来：到来：1 0 11G1G2G3010当第十个当第十个CPCP到来：到来：01 在第十个在第十个CPCP的作用下，的作用下，Q Q端输出的清端输出的清0 0信号宽度和计数脉信号宽度和计数脉冲冲CP=1CP=1的持续时间相同。足以保的持续时间相同。足以保证各级触发器能正常工作。证各级触发器能正常工作。基本触发器基本触发器Q=0Q=0，/CR=0,/CR=0,使使Q Q3 3Q Q2 2Q Q1 1Q Q0 0=0000=0000。基本触发器基本触发器Q=1Q=1，/CR=1/CR=1。0 0 0100加基本加基本RSRS触发器，使触发器，使/CR /CR 脉
9、冲宽度变宽脉冲宽度变宽CP1QQ12345678910CP0Q1Q2Q3Q1GCR(一）反馈清零法一）反馈清零法工作波形图：工作波形图：1 12 23 34 45 56 67 78 89 9 1010(一）反馈清零法一）反馈清零法(二二)同步预置法：同步预置法：利用置数端，以利用置数端，以置入某一固定二进制数值置入某一固定二进制数值的方法，从而使的方法，从而使N N进制计数器跳跃进制计数器跳跃(N-M)(N-M)个状态，实现模值为个状态，实现模值为M M的计数器。的计数器。设计方法：设计方法：确定有效状态（连续的确定有效状态（连续的M M个状态）个状态）确定置入数据（由第确定置入数据（由第1
10、1个状态确定）个状态确定）产生同步置入端信号（由最后产生同步置入端信号（由最后1 1个状态确定）个状态确定）画逻辑图画逻辑图1.MN,N1.MN,N为单片计数器的最大计数值为单片计数器的最大计数值6.56.5采用中规模集成器件设计任意进制计数器采用中规模集成器件设计任意进制计数器 例、用例、用7416174161的置入控制端构成的置入控制端构成8 8进制计数器进制计数器（方法（方法1 1）若计数从若计数从Q QD DQ QC CQ QB BQ QA A=0000=0000开始则有效状态为开始则有效状态为 0000 0001 0010 0011 0000 0001 0010 0011 0111
11、0110 0101 0100 0111 0110 0101 0100 置入数据为置入数据为DCBA=0000DCBA=0000同步置入信号同步置入信号CBAQQQLD(二二)同步预置法同步预置法例、用例、用7416174161的置入控制端构成的置入控制端构成8 8进制计数器进制计数器（方法（方法2 2）若计数从若计数从Q QD DQ QC CQ QB BQ QA A=0001=0001开始则有效状态为开始则有效状态为 0001 0010 0011 0100 0001 0010 0011 0100 1000 0111 0110 0101 1000 0111 0110 0101 置入数据为置入数据
12、为DCBA=0001DCBA=0001同步置入信号同步置入信号DQLD(二二)同步预置法同步预置法OCLD 例、用例、用7416174161的置入控制端构成的置入控制端构成8 8进制计数器进制计数器（方法（方法3 3）利用进位信号利用进位信号C CO O来控制同步置入端则有效状态为来控制同步置入端则有效状态为 Q QD DQ QC CQ QB BQ QA A 1000 1001 1010 1011 1000 1001 1010 1011 1111 1110 1101 1100 1111 1110 1101 1100 置入数据为置入数据为DCBA=1000 DCBA=1000 同步置入信号同步置
13、入信号(二二)同步预置法同步预置法例：用四位同步二进制计数器例：用四位同步二进制计数器7416174161设计设计8421BCD8421BCD码计数器。码计数器。解：解：8421BCD8421BCD码计数器的状态转移图如图所示码计数器的状态转移图如图所示 从状态转移图可以看出，当计数器的状态为从状态转移图可以看出，当计数器的状态为10011001时，时，7416174161不再执行计数功能，而是要执行置数功能，使不再执行计数功能，而是要执行置数功能，使161161跳跳过过6 6个状态，使个状态，使10011001的下一个状态为的下一个状态为00000000。可以得到：可以得到：03QQLD D
14、 D3 3D D2 2D D1 1D D0 0=0000=0000(二）同步预置法二）同步预置法画出逻辑图如图画出逻辑图如图 03QQLD D D3 3D D2 2D D1 1D D0 0=0000=0000 例：用四位同步二进制计数器例：用四位同步二进制计数器7416174161设计设计8421BCD8421BCD码计数器。码计数器。(二）同步预置法二）同步预置法例：用四位同步二进制计数器例：用四位同步二进制计数器7416174161设计余设计余3BCD3BCD码计数器。码计数器。解：余解：余3BCD3BCD码计数器的状态转移图如图所示码计数器的状态转移图如图所示D D3 3D D2 2D
15、D1 1D D0 0=0000 =0000 23QQLD 画出逻辑图画出逻辑图 (二）同步预置法二）同步预置法 置置00000000法：法：例如，设计例如，设计M10M10计数器，预置数为计数器，预置数为00000000，置数信号为，置数信号为10101 19 9，即即:Q:Q3 3Q Q2 2Q Q1 1Q Q0 0=1001,=1001,0 03 3Q QQ QLDLD 例如，设计例如，设计M12M12计数器，预置数为计数器，预置数为00000000，置数信号为，置数信号为12121 11111，即即:Q:Q3 3Q Q2 2Q Q1 1Q Q0 0=1011,=1011,0 01 13
16、3Q QQ QQ QLDLD 置置0000-11110000-1111之间任意数法：之间任意数法：从所置入数对应状态开始顺序数到从所置入数对应状态开始顺序数到M M个状态，利用此状态产生置个状态，利用此状态产生置数信号数信号/LD/LD。例如，设计例如，设计M12M12计数器，假定预置数为计数器，假定预置数为8 8，从，从8 8数到数到1212个状态，与个状态，与第第1212个状态相对应的数，即为置数信号。个状态相对应的数，即为置数信号。由由3 3（00110011）产生置数译码信号，）产生置数译码信号，计数模值计数模值M M，就由，就由M M-1-1组成置数信号。组成置数信号。(二）同步预置
17、法二）同步预置法2 2）MN,NMN,N为多片计数器级联后的最大计数值为多片计数器级联后的最大计数值 当要实现的模值当要实现的模值M M超过单片计数器的计数范超过单片计数器的计数范围时，必须首先将多片计数器级联，以扩大围时，必须首先将多片计数器级联，以扩大计数范围（计数范围（N=10N=10n n 或或1616n n）。级联的方法可采）。级联的方法可采用计数器的扩展（级联）。用计数器的扩展（级联）。然后利用整体同步置入端然后利用整体同步置入端LDLD的置数法和利的置数法和利用整体清除端用整体清除端CRCR复位法构成模复位法构成模M M计数器。计数器。多片多片74160 74160、741627
18、4162级联，级联，N=10N=10n n 多片多片74161 74161、7416374163级联，级联，N=16N=16n n(二）同步预置法二）同步预置法 7416074160是模是模1010计数器，要实现模计数器，要实现模853853计数，须用三片计数，须用三片7416074160级联。级联。用异步清用异步清0 0法法，使计数器计数脉冲输入到第，使计数器计数脉冲输入到第853853个脉冲时产整体置个脉冲时产整体置0 0信号信号 使计数器返回到初始状态使计数器返回到初始状态00000000。利用各片间进位信号快速传递方法，组成计数模值为利用各片间进位信号快速传递方法，组成计数模值为100
19、01000计数器。计数器。先设计模先设计模10001000计数器计数器：M=MM=M1 1M M2 2 M M3 3=10=10 10 10 10=100010=1000计数范围计数范围：08520852共共853853个状态个状态 第第853853个状态个状态产生异步清产生异步清0 0译码信译码信号号。所以第所以第853853个个状态不计算在主循环状态不计算在主循环内内&CPCP1 1D D3 3D D2 2D D1 1D D0 08 8 4 4 2 2 1 1C CO OCTCTP PCTCTT TCRLD74160(1)74160(1)CPCPD D3 3D D2 2D D1 1D D0
20、 08 8 4 4 2 2 1 1C CO OCTCTP PCTCTT TCRLD74160(2)74160(2)CPCPD D3 3D D2 2D D1 1D D0 08 8 4 4 2 2 1 1C CO OCTCTP PCTCTT TCRLD74160(3)74160(3)CPCP（一）反馈清零法（一）反馈清零法先将两片先将两片7416174161级联成级联成M=MM=M1 1XMXM2 2=256=256计数器，然后用整体置计数器，然后用整体置数法组成模数法组成模6060计数器。计数器。计数范围：计数范围：0-590-59用什么产生置用什么产生置0 0译码信号？译码信号？（5959）1
21、010（0011001110111011）2 2当计数器计到当计数器计到5959（0011101100111011）时，两片同时置）时，两片同时置0 0。0 01 13 34 45 5Q QQ QQ QQ QQ QLDLDCPD D0 0D D1 1D D2 2D D3 3Q Q3 3Q Q2 2Q Q1 1Q Q0 0CTCTP PCRCTCTT TC CO O74161(1)74161(1)LD1 1D D0 0D D1 1D D2 2D D3 3Q Q3 3Q Q2 2Q Q1 1Q Q0 0CTCTP PCRCTCTT TC CO O74161(2)74161(2)LD1 1&(二）同
22、步预置法二）同步预置法 对于同步置数的加法计数器来说，只要用进位输出对于同步置数的加法计数器来说，只要用进位输出C CO O作为置数译码信号作为置数译码信号(使使/LD=0),/LD=0),并设置：并设置：预置输入预置输入N-MN-M，就可以实现模值为就可以实现模值为M M的计数（或的计数（或分频）。若要改变计数模值分频）。若要改变计数模值M,M,只需要改变预置输入数即可。只需要改变预置输入数即可。N:N:最大计数值。最大计数值。M:M:要求计数值要求计数值。快速设计法快速设计法：同步预置：同步预置：预置数预置数N M N M M M补补计数值：计数值：M=M=预置数预置数 补补例如：模例如：
23、模6060计数器计数器M =M =（6060）101000111100 00111100 2 2预置数预置数 M M补补=11000100=11000100计数值：M=预置数补=001111002=6010(二）同步预置法二）同步预置法 M M N N的实现方法：的实现方法：设需用模设需用模N N集成计数器（异步清零、同步置数）组成模集成计数器（异步清零、同步置数）组成模M M计数器计数器A A）异步清）异步清0 0法法B B）同步置位法）同步置位法利用清零输入端，使电路计数利用清零输入端，使电路计数到到M+1M+1状态时产生清零操作，状态时产生清零操作，越过后续越过后续NNM M个状态实现模
24、个状态实现模N N计数计数利用计数器的置数功能，通过进利用计数器的置数功能，通过进位输出给计数器置数位输出给计数器置数N-MN-M，跳过，跳过0 0至至N-MN-M的状态实现模的状态实现模M M计数计数1 1）确定有效状态（必须）确定有效状态（必须从全从全0 0开始）；开始）；3 3）画逻辑图。）画逻辑图。2 2）产生异步清除端信号）产生异步清除端信号CR1 1）确定有效状态；）确定有效状态；2 2）确定置入数据；）确定置入数据；4 4）画逻辑图。）画逻辑图。3 3）产生异步清除端信号）产生异步清除端信号LD用集成计数器设计任意进制计数器小节6.56.5采用中规模集成器件设计任意进制计数器采用
25、中规模集成器件设计任意进制计数器 二、利用异步计数器实现任意模二、利用异步计数器实现任意模M M计数器计数器的方法：的方法：设计思路：利用集成器件的置设计思路：利用集成器件的置0 0端和置端和置9 9端，从端，从N N进制计数器进制计数器的状态转移表中跳过（的状态转移表中跳过（N-MN-M）个状态，从而实现）个状态，从而实现M M进制计数。进制计数。(一）利用清除端复位法一）利用清除端复位法 。异步置异步置0 0法法 (二）利用置入控制端的置位法二）利用置入控制端的置位法 。异步置异步置9 9法法1.MN,N1.MN,N2.MN,N为多片计数器级联后的最大计数值为多片计数器级联后的最大计数值当
26、要实现的模值当要实现的模值M M超过单片计数器的计数范围时，必须首先将多片超过单片计数器的计数范围时，必须首先将多片计数器级联，以扩大计数范围（计数器级联，以扩大计数范围（N=10N=10n n），然后利用整体清除端），然后利用整体清除端复位法和利用整体置入控制端的置位法构成模复位法和利用整体置入控制端的置位法构成模M M计数器。计数器。多片多片74290 74290 级联，级联，N=10N=10n n设计方法：设计方法：确定有效状态（连续的确定有效状态（连续的M M个状态）个状态）确定置确定置0 0信号（由最后信号（由最后1 1个有效状态的下一状态个有效状态的下一状态确定，确定，M M 的二
27、进制数）的二进制数）画逻辑图画逻辑图例：用例：用74LS290 74LS290 构成模七计数器。构成模七计数器。1.MN,N1.MN,N为单片计数器的最大计数值为单片计数器的最大计数值(一一)利用清除端复位法（异步置利用清除端复位法（异步置0 0法）法）确定有效状态确定有效状态Q QD DQ QC CQ QB BQ QA A为为 0000 0001 0010 0011 0000 0001 0010 0011 01110111 0110 0101 0100 0110 0101 0100 确定置确定置0 0信号信号R R0A0AR R0B0BQ QC CQ QB BQ QA A(一一)利用清除端复
28、位法利用清除端复位法 （异步置（异步置0 0法）法）图（图（a a）为逻辑电路图）为逻辑电路图图（图（b b）为时序电路图）为时序电路图图（图（c c）为保证可靠清）为保证可靠清0 0的逻辑电路图的逻辑电路图(二二)利用置入控制端的置位法（异步置利用置入控制端的置位法（异步置9 9法）法）设计方法：设计方法：确定有效状态（连续的确定有效状态（连续的M M个状态）个状态）确定置确定置9 9信号（由最后信号（由最后1 1个有效状态的下一状态确定）个有效状态的下一状态确定）画逻辑图画逻辑图例：用例：用74LS290 74LS290 构成模七计数器。构成模七计数器。确定有效状态确定有效状态QDQCQB
29、QA为 1001 0000 0001 0010 0110 0101 0100 0011 确定置确定置9 9信号信号S S9A9AS S9B9BQCQB例：用例：用74LS290 74LS290 构成模构成模4848计数器。计数器。解：由两片解：由两片7429074290构成，每片构成，每片7429074290的时钟接成的时钟接成8421BCD8421BCD码计数。其中码计数。其中片片I I的的R R0AI0AI=Q=Q1I1I,R,R0BI0BI=Q=Q2I2I，计数模值为模，计数模值为模6 6。片。片IIII的的R R0AII0AIIR R0BII0BIIQ Q3II3II。计。计数模值为模
30、数模值为模8 8。2.MN,N2.MN,N为多片计数器级联后的最大计数值为多片计数器级联后的最大计数值6.66.6采用小规模集成器件设计计数器采用小规模集成器件设计计数器 6.6.1 6.6.1 采用小规模集成器件设计同步计数器采用小规模集成器件设计同步计数器6.6.2 6.6.2 采用小规模集成器件设计异步计数器采用小规模集成器件设计异步计数器 同步时序电路设计过程可用下图简要表示。同步时序电路设计过程可用下图简要表示。6.6.1 6.6.1 采用小规模集成器件设计同步计数器采用小规模集成器件设计同步计数器设计步骤：设计步骤：1.1.作原始状态转移图，列状态转移表作原始状态转移图，列状态转移
31、表2.2.画次态卡诺图、输出卡诺图、写出状态转移方程、输出函数画次态卡诺图、输出卡诺图、写出状态转移方程、输出函数3.3.根据状态转移方程检验自启动性根据状态转移方程检验自启动性4.4.重新确定状态转移方程重新确定状态转移方程5.5.画出新的状态转移图，验证自启动性画出新的状态转移图，验证自启动性6.6.选择触发器，由状态转移方程得到激励函数选择触发器，由状态转移方程得到激励函数7.7.根据激励函数及输出函数画出逻辑图根据激励函数及输出函数画出逻辑图监监测测器器例：例：试设计一个试设计一个“111”“111”序列检测器，当连接输入三个或三序列检测器，当连接输入三个或三个以上个以上“1”“1”时
32、，检测器输出为时，检测器输出为1 1，否则为，否则为0 0解：解：被检测的被检测的0 0，1 1信号以串行方式输入到检测器输入端。信号以串行方式输入到检测器输入端。当输入连续出现当输入连续出现3 3个或个或3 3个以上个以上1 1时，输出为时，输出为1 1，否则为，否则为0 0。输入和输出之间的关系输入和输出之间的关系X：1101 1110 0100Z：0000 011110 0000连续连续3 3个个1 1，输出为，输出为1 1。输入只要是输入只要是0 0，输出为，输出为0 0。串入串入X X串出串出Z Z 确定输入和输出变量确定输入和输出变量根据已知条件：根据已知条件：设输入为设输入为X
33、X，并以串行方式输入，并以串行方式输入设输出为设输出为Z,Z,并以串行方式输出并以串行方式输出1 1、根据设计要求，设定状态，导出对应状态图或状态表。、根据设计要求，设定状态，导出对应状态图或状态表。确定系统状态数（确保状态没有遗漏）确定系统状态数（确保状态没有遗漏）设：设：S S0 0接收到接收到0 0以后的状态以后的状态S S1 1接收到接收到1 1个个1 1以后状态。以后状态。S S2 2接收到接收到2 2个个1 1以后状态。以后状态。S S3 3接收到接收到3 3个或个或3 3个以上个以上1 1以后的状态。以后的状态。共用四个状态共用四个状态 S S0 0 S S1 1 S S2 2
34、S S3 3 确定每一个状态在规定条件下的确定每一个状态在规定条件下的 转换方向转换方向什么是规定条件？由题意给出。什么是规定条件？由题意给出。连续输入连续输入3 3个或个或3 3个以上个以上1 1输出为输出为1 1，否则为，否则为0 0S S0 0是接收是接收0 0以后状态，再接收以后状态，再接收0 0仍停留在仍停留在S S0 0连续接收连续接收3 3个以上个以上1 1，停留在，停留在S S3 3只要接收只要接收1 1个个1 1，由，由S S0 0SS1 1，连续接收连续接收2 2个以上个以上1 1，状态转换，状态转换S S2 2。S0S1S2S3连续接收连续接收3 3个以上个以上1 1，状
35、态转换，状态转换S S3 3。0/01/01/01/11/10/00/00/0S S1 1再接收再接收0 0返回返回S S0 0。若再接收若再接收0 0，返回，返回S S0 0。若再接收若再接收0 0，返回，返回S S0 01/10/0由原始状态图作出状态转换表：由原始状态图作出状态转换表：次态/输出X=0 X=1现态现态S0/0S0/0S0/0S0/0S1/0S2/0S3/1S3/1S0S1S2S3 状态转换表：以真值表的形式表示电路次态输出，状态转换表：以真值表的形式表示电路次态输出，和现态及输入和现态及输入X X之间的关系。之间的关系。zyn/1现态现态S S0 0,输入输入X X为为0
36、 0，次态为，次态为S S0 0,输出为输出为0 0。S S1 1S S0 0S S2 2S S3 30/10/11/10/00/00/0nyS0/0S0/0S0/0S2/0S3/1S3/1S1S2S32 2、状态化简、状态化简 检查原始状态图、表中的状态是否有检查原始状态图、表中的状态是否有多余状态，即是否有等价状态。若有等价多余状态，即是否有等价状态。若有等价状态，可以进行化简，得出最简的状态图、状态，可以进行化简，得出最简的状态图、表。表。若两个状态在相同的输入下，有相同的若两个状态在相同的输入下，有相同的输出，而且转换到相同的状态称为等价。输出，而且转换到相同的状态称为等价。两个状态等
37、价时两个状态等价时：对于任意的输入序列，均对于任意的输入序列，均能产生相同的输出序列，即对能产生相同的输出序列，即对输入，输出关系影响完全一样。输入，输出关系影响完全一样。从状态转换表中发现从状态转换表中发现:所以所以S S2 2、S S3 3成为等价，从成为等价，从S S2 2 S S3 3中去掉中去掉S S3 3,即，凡出现即，凡出现S S3 3的地方的地方都用都用S S2 2代替，最后得到最简状态代替，最后得到最简状态转换图、状态表。转换图、状态表。次态/输出X=0 X=1现态现态S0/0S0/0S0/0S0/0S1/0S2/0S3/1S3/1S0S1S2S3zyn/1ny3 3、状态分
38、配：、状态分配：时序电路的状态是用触发器状态的不同组合来表示的，因时序电路的状态是用触发器状态的不同组合来表示的，因此首先确定触发器的级数此首先确定触发器的级数n n，即用几个触发器。，即用几个触发器。（a a）选择触发器的级数的原则：）选择触发器的级数的原则：N N个触发器共有个触发器共有2 2n n个状态组合，要获得个状态组合，要获得M M个状态组合，必须取个状态组合，必须取2 2n-1n-1M 2M 2n n本例状态数为本例状态数为3 3，M=3,M=3,即即2 21 13 23 22 2取取n n2 2，表示用两级触发器，表示用两级触发器2 22 24 4共有四种状态：共有四种状态：0
39、000，0101，1010，1111最简状态转换图、和状态表。最简状态转换图、和状态表。1/10/0S S1 1S S0 0S S2 20/10/10/00/0 次态/输出X=0 X=1现态现态S0/0S0/0S0/0S1/0S2/0S2/1S0S1S2zyn/1ny（b b）如何对选定的二级触发器种状态进行分配）如何对选定的二级触发器种状态进行分配分配的原则是：分配的原则是：最后的逻辑图最简最后的逻辑图最简多余状态不产生死循环多余状态不产生死循环如果状态选择不合适，出现死循环，就要修改设计。如果状态选择不合适，出现死循环，就要修改设计。本例选：本例选：S S0 00000，S S1 1010
40、1，S S2 21010。代入状态化简后状。代入状态化简后状态转换图、表。将字母形式变换为代码形式，得出代码形态转换图、表。将字母形式变换为代码形式，得出代码形式的状态转换图（表）。式的状态转换图（表）。给逻辑变量赋值以后的代码形式状态转移图、表。给逻辑变量赋值以后的代码形式状态转移图、表。(只用三种状态）只用三种状态）1/10/00101000010100/10/10/00/010/110/100/000/0101010/010/000/000/0010101/001/000/000/00000X=1X=1 X=0X=0 nnQQ12ZQQnn/11124 4、选择触发器类型、选择触发器类型
41、选用选用RSRS、T T、D D、JKJK触发器？触发器？D D触发器特性方程触发器特性方程DQn1JKJK触发器特性方程触发器特性方程nnnQKQJQ1T T触发器特性方程触发器特性方程nnnQTQTQ1RSRS触发器特性方程触发器特性方程nnQRSQ15 5、根据状态转移表及触发器逻辑功能，导出设计电路的输出方程根据状态转移表及触发器逻辑功能，导出设计电路的输出方程和驱动方程。和驱动方程。假定，选用假定，选用JKJK触发器触发器状态转移表状态转移表0112QQX1100011012nQ00X001X1nnnXQXQQ21120112QQX1100011011nQ00X010X0nnnQQX
42、Q21110112QQX11000110Z000000012XQZ 电路输出为：电路输出为：10/110/100/000/0101010/010/000/000/0010101/001/000/000/00000X=1X=1 X=0X=0 nnQQ12ZQQnn/111212XQJ XK 211K21QXJ 6 6、检查是否有孤立状态：具有自启动能力检查是否有孤立状态：具有自启动能力7 7、根据设计画出逻辑电路图、根据设计画出逻辑电路图采用采用JKJK触发器和与非门实现触发器和与非门实现21QXJ 11K12XQJ XK 22XQZ&JKQQ2&JKQQ11&1XCPZ例：用触发器设计模例：用
43、触发器设计模6 6同步计数器同步计数器(1(1）作原始状态转移图）作原始状态转移图状态分配如下：状态分配如下：S S0 0=000000，S S1 1=001001，S S2 2=011011，S S3 3=111111，S S4 4=110110，S S5 5=100100S0S1S2S3S4S5/0/1/0/0/0/06.6.1 6.6.1 采用小规模集成器件设计同步计数器采用小规模集成器件设计同步计数器列出状态转移表nQ1nQ2nQ311nQ12nQ13nQZ现态次态输出0100000000000000011111111111111111000000016.6.1 6.6.1 采用小规模
44、集成器件设计同步计数器采用小规模集成器件设计同步计数器（2 2）次态卡诺图、输出卡诺图、）次态卡诺图、输出卡诺图、状态转移方程、输出函数状态转移方程、输出函数nQ1nQ2nQ3010001111013nQ001110nQ1nQ2nQ3010001111012nQ001101nnQQ213nnQQ1126.6.1 6.6.1 采用小规模集成器件设计同步计数器采用小规模集成器件设计同步计数器nQ1nQ2nQ3010001111011nQ111000nQ1nQ2nQ30100011110Z010000nnQQ311nnQQZ236.6.1 6.6.1 采用小规模集成器件设计同步计数器采用小规模集成器
45、件设计同步计数器（3 3）根据状态转移方程检验自启动性）根据状态转移方程检验自启动性从状态转移图可以看出无自启动性从状态转移图可以看出无自启动性6.6.1 6.6.1 采用小规模集成器件设计同步计数器采用小规模集成器件设计同步计数器（4 4）重新确定状态转移方程）重新确定状态转移方程nQ1nQ2nQ3010001111013nQ00111001nQ1nQ2nQ3010001111012nQ00110110nnQQ213nnQQ1126.6.1 6.6.1 采用小规模集成器件设计同步计数器采用小规模集成器件设计同步计数器nQ1nQ2nQ3010001111011nQ11100011nnnnQQQ
46、Q12311(5(5）画出新的状态转移图，验证自启动性）画出新的状态转移图，验证自启动性具有自启动性6.6.1 6.6.1 采用小规模集成器件设计同步计数器采用小规模集成器件设计同步计数器(6(6）采用）采用D D触发器，由状态转移方程得到激励函数触发器，由状态转移方程得到激励函数nnnQQQD1231nQD23nQD12nnQQZ23输出函数：6.6.1 6.6.1 采用小规模集成器件设计同步计数器采用小规模集成器件设计同步计数器(7(7）根据激励函数及输出函数画出逻辑图）根据激励函数及输出函数画出逻辑图1DRC1CP1DRC11DRC1&1123RDQ1Q2Q3Q2Z6.6.1 6.6.1
47、 采用小规模集成器件设计同步计数器采用小规模集成器件设计同步计数器 小结：采用小规模集成器件设计同步计数器的一般步骤。小结：采用小规模集成器件设计同步计数器的一般步骤。列出状态转移表或状态转移图列出状态转移表或状态转移图确定状态转移方程，输出方程确定状态转移方程，输出方程检验自启动特性检验自启动特性确定驱动方程（激励函数）确定驱动方程（激励函数）画出逻辑电路画出逻辑电路不具有不具有 具有具有例、设计例、设计8421BCD8421BCD二二十进制异步计数器十进制异步计数器二、画状态转换图，列出电路状态转移表二、画状态转换图，列出电路状态转移表000001000001001000110101011
48、1100010010110/0/0/0/0/0/0/0/0/1/0一、状态分配一、状态分配S00000S10001S20010S30011S40100 S50101S60110 S70111S81000 S91001选用选用4 4个个CPCP上升沿触发的上升沿触发的D D触发器，分别用触发器，分别用FFFF1 1、FFFF2 2、FFFF3 3、FFFF4 4表示表示。三、选择各级触发器的时钟信号三、选择各级触发器的时钟信号 异步时序电路的设计比同步电路多一步，即求各触发器的时钟方程。异步时序电路的设计比同步电路多一步，即求各触发器的时钟方程。6.6.2 6.6.2 采用小规模集成器件设计异步
49、计数器采用小规模集成器件设计异步计数器 CP Q1 Q2 Q3 Q4 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 时时序序图图时时钟钟方方程程CPCP 112QCP 23QCP FFFF1 1每输入一个每输入一个CPCP翻转一次，只能选翻转一次，只能选CPCP。FFFF2 2在在t t2 2、t t4 4、t t6 6、t t8 8时刻翻转，可选时刻翻转，可选Q Q1 1。FFFF3 3在在t t4 4、t t8 8时刻翻转，可选时刻翻转，可选Q Q2 2。FFFF4 4在在t t8 8、t t1010时刻翻转，可选时刻翻转，可选Q Q1 1。14QCP (a)11nQ的卡诺
50、图 00 01 11 10 00 1 1 1 01 0 0 0 11 0 0 10 1 1 nnQQ34 nnQQ12 CP Q1 Q2 Q3 Q4 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 状态方程nnQQ111(b)12nQ的卡诺图 00 01 11 10 00 01 1 1 0 11 0 0 10 nnQQ34 nnQQ12 nnnQQQ2412 00 01 11 10 00 01 11 1 0 10 nnQQ34 nnQQ12(c)13nQ的卡诺图 nnQQ313 00 01 11 10 00 01 0 0 0 11 0 1 10 nnQQ34 nnQQ12(d)1
