1、D漏极漏极Drain G栅极栅极GateS源极源极SourceB衬底衬底Bulk 4.1.2 MOS器件的阈值电压器件的阈值电压Vth)(0SBSSoxioxSSBSMSthVCQCQQV)(0SBSSoxioxBSoxSSMSVCQCQCQ0()2(22)BiFBFBFBBSFBoxoxQQVVCC平带电压（4-1）FBSiBNqQ2200 C/cm2 衬底）（衬底NpmosnNqkTPnmosnNqkTnNqkTiDiAiFB,ln),(lnlnSSSSNqQ（C/cm2）NSS=10101011 cm-2 oxOSioxoxoxTTC20F/cm2 VPolySinVPolySiPVVV
2、VSiFFAgAuCuAlF56.056.04.03.006.0栅栅多晶硅栅接触电势金属栅接触电势接触电势非本征MetalFBMS衬底），（衬底nPMOSCNqpNMOSCNqCNqoxDSioxASioxSi0002),(229.32OSiSi=11.90=8.85410-14F/cm)(317.0105.1103ln026.0ln10150VnNqTkiAFP )(877.056.0317.0VSiPloyFPMS)/(1045.3101.09.310854.82841402cmFTCOXSiOOX)/(10511.2317.02103106.19.1110854.822228151914
3、0cmCVqNQBSFPASiB)/(106.1106.110291910cmCQSS)(439.0)1045.310511.2(317.021045.3106.1877.028889VCQCQVOXBFPOXSSMSth)(914.01045.31039.1110854.8106.1222181514190VCNqOXASi4.1.3 MOSFET的简单大信号模型参数的简单大信号模型参数 22DSDSthGSOXDSvvVvLWCi（4-2）sVcmsVcmpn/230/58022DSthGSOXDSvVvLWCi122（4-3）21221041421thGSDSthGSDSsubSiDSe
4、ffVvvVvvNqvLmLmLpmosmLmLnmos504.0;1002.0502.0;1001.0)(66.0501.01439.031021005801045.312282mAvVvLWCiDSthGSnOXDS)(625.0222439.031005801045.32282mALvvVvLWCiDSDSthGSOXDS4.1.4 MOSFET小信号参数小信号参数constvGSDSmDSvigDSthGSOXvVvLWC1DSOXDSDSOXiLWCviLWC212（4-4）DSOXconstVGSDSmvLWCvigDS （4-5）constvDSDSdsGSvig22thGSOX
5、VvLWCDSDSDSivi1（4-6）=0，则？constvDSDSdsGSvigDSthGSOXvVvLWC（4-7）sdDSthGSOXmvVvLLWCg1120（4-8）DSsdvL2 4.5 MOS器件分类与比较器件分类与比较(1)MOS器件分类器件分类 常开启型耗尽型常关闭型增强型PMOSNMOSModeDepletionPMOSNMOSModetEnhancemen)()(MOSFET Vth=MS +2FB OXBCQOXSSCQOXiCQAl栅：E-NMOS 0 +D-NMOS 0 +E-PMOS 0 D-PMOS 0 N+硅栅：E-NMOS 0 +D-NMOS 0 +E-P
6、MOS 0 D-PMOS 0 异型注入同型注入 异型注入同型注入+异型注入同型注入 异型注入同型注入+P+硅栅：E-NMOS 0 +D-NMOS 0 +E-PMOS 0 +D-PMOS 0 +异型注入同型注入 异型注入同型注入+OXiCQ4.1.6 MOS器件与双极型晶体管器件与双极型晶体管BJT的的比较比较 BCiiGSDSmvig4.2.1 静态静态MOS反相器分类反相器分类4.2.2 NMOS反相器反相器(1)电阻负载电阻负载 LDLRIV（4-9）LDDDRIVV0（4-10）LDDDRVVI0LDDDOLiDDOHDiRIVVVVVIV100 作有源负载一般反相器用）到几十入多晶硅电
7、阻（几静态存储器常用离子注扩散电阻，面积MOSFETMMMOS(2)饱和负载反相器（饱和负载反相器（E/E）)(thGSGSDSvvvv1）静态特性：）静态特性：输出特性输出特性开态时开态时，mLthLDDthLDDLthLOLDDLthLGSLLonDSLgVVVVVVVVvIi)(21)(21)(21)(21222（4-12）而：mIonIononOLonOgIrIVVV非)(即：)(2thLDDmImLmIonOLVVgggIV （4-13）)()()(10thIGSIILthIGSIIdsonVvvVvgr非饱和非饱和）（4-14）)()1()(0thIGSIILthIGSIImIVv
8、VVvg（4-15）mIongr1)(非饱和 关态时关态时，thLDDGSLDDDSLDDoffOHVVvVvVVV（4-16）mLmIOLOHggVV 2mImLOHOLggVV2 或（4-17）。传输特性传输特性 LILIRLWLW)()(（4-18）)(2)(thIiRthLDDOLthLDDOHVVVVVVVV（4-19）?)(2)7.34.3()7.34.3(thIOHILffVVCt（4-20）)(9921818thLDDLOHLLOHLLrrVVLCVCVCt（4-21）LILIfrtt1829trtfIL 3）速度功耗乘积）速度功耗乘积 OLOVVonDDCIVP（4-22）D
9、DonCVIP21（4-23）rOLOHLOLOHLttVVCfVVCP22)()(（4-24）frMaxttf1 LLDDLWTV）（等效电阻负载管电源电压2frpdttt2)(2141)(OLOHLrDDontCpdpdVVCtVIPPtPt（4-25）（3）非饱和负载反相器非饱和负载反相器（4）自举负载反相器自举负载反相器OOsbbVVCCCV（4-26）22TDDGVVV（4-27）23TDDObsbTDDVVVCCCVV（4-28）32TTObsbVVVCCC（4-29）（5）E/D NMOS反相器反相器 )(22TEDDRTDOLVVVV（4-30）（6）小结小结。4.3 CMOS
10、反相器反相器 4.3.1 CMOS逻辑电路的特点逻辑电路的特点 CMOS逻辑逻辑 TTL逻辑逻辑塑料封装塑料封装 -40+85 0+70陶瓷金属封装陶瓷金属封装 -55+125 -55+125实际实际 -70+150注意：注意：MOS器件的亚阈区和饱和区的温度特性有所不同。器件的亚阈区和饱和区的温度特性有所不同。亚阈区：（亚阈区：（VGSVGS-Vth0）2)(21thGSOXDSVVLWCI负温度系数。负温度系数。4.3.2 CMOS反相器特性分析反相器特性分析 （1）CMOS反相器工作原理反相器工作原理（2）CMOS反相器直流特性反相器直流特性 DDODSpODSnDDiGSpiGSnVV
11、VVVVVVVV（4-31）2222)(2)()()()(2)(OOTninnTninnDDODDOTpDDippTpDDippVVVVKIVVKIVVVVVVVKIVVVKI非饱非饱（4-32）LWCKOX2121 （4-33）2122)()(TnipnDDTpiTpiOVVKKVVVVVV（4-34）*1)(VKKVVVKKVnpTnTpDDnpi（4-35）2122)()(TpDDinpTniTniOVVVKKVVVVV（4-36）2）直流噪声容限）直流噪声容限*VVVVVVVVVOLNMLMDDOHNMHM（4-37）00*1)1(npv（4-38）DDTnnVVDDTppVVnpKK
12、0 2*DDVV5.0*v或 NMLMNMHMpnNMLMNMHMpnNMLMNMHMpnNMLMNMHMNMLMNMHMNMLMNMHMnpVVVVVVVVVVVV11110000（4-39）（3）瞬态特性）瞬态特性假设：假设：输入为阶跃信号。输入为阶跃信号。忽略忽略MOS器件本身的响应时间。器件本身的响应时间。全部寄生电容用全部寄生电容用CL等效。等效。则，反相器的则，反相器的开关延迟时间开关延迟时间定义如图定义如图4-20示。示。图图4-20 开关时间的定义开关时间的定义VO由由0.9VDD通过导通的输入管放电逐渐下降到通过导通的输入管放电逐渐下降到0.1VDD所需的时间。所需的时间。p
13、pppDDpLrarcthVKCt1)11.01()1(1.02（4-40）nnnnDDnLfarcthVKCt1)11.01()1(1.02（4-41）2)(2TpGSpDSpVVi（4-42）tiCVDSpLout（4-43）2)(2TpDDpDDLDSpDDLrVVVCiVCt（4-44）DDpLDDpLrVKCVCt5.13（4-45）DDnLDDnLfVKCVCt5.13（4-46）CMOS多级级联电路中，取经两级反相后的非阶跃输入多级级联电路中，取经两级反相后的非阶跃输入信号与输出信号相对波形信号与输出信号相对波形50%幅度点的时间间隔来表示延迟幅度点的时间间隔来表示延迟时间（图时
14、间（图4-21）。因此又称）。因此又称“对延迟时间对延迟时间”TD。图图4-21 对延迟时间的定义示意对延迟时间的定义示意 202)1(1)1(19.0)(21pnnDfDrDTTT（4-47）DDnLnVKC 22)1()1(ppnnKK（4-48）2022)1()1()1(ppnpnKK（4-49）2222)1()1(pDDpnDDnVKVK（4-50）22)()(TpDDpTnDDnVVKVVK（4-51）（4-52）可见，要使可见，要使相等，应使充放电电流最大值相等。相等，应使充放电电流最大值相等。从以上分析知，由于传输延迟时间从以上分析知，由于传输延迟时间TD的存在，信号在多级级的存
15、在，信号在多级级联过程中经多级反相器的延迟，可能造成逻辑功能混乱。因联过程中经多级反相器的延迟，可能造成逻辑功能混乱。因此对级联级数有限制：此对级联级数有限制：2TTnD（4-53）DTTnN 2（4）功耗（）功耗（Power Dissipation）特性特性 反向漏电温度反向漏电寄生二极管集成度性能差）连线表面漏电（绝缘层启等）衬底表面漏电（如场开 1）静态功耗）静态功耗 静态功耗静态功耗=导通功耗导通功耗+截止功耗截止功耗 理想情况，理想情况，CMOS反相器静态功耗为零。实际上有静态功反相器静态功耗为零。实际上有静态功耗存在：耗存在：2)动态（动态（Dynamic）功耗功耗 信号）暂态附加
16、功耗（非阶跃渡区由峰值电流引起的电路开关转换时进入过）的瞬态功耗（阶跃信号电容的充放电电流引起负载电容和芯片内寄生充放电电流引起的瞬态充放电电流引起的瞬态(Transient)功耗：功耗：200000002020)()()(1000DDLVDDDDVLdVCdtiTTTDSppDSnnTVfCVVdVVdVVTCdtVidtViTPDDDDL（4-54）可见，可见，CL、f、VDD PT，与器件参量无关。当与器件参量无关。当工作频率较高（工作频率较高（几几MHz）时，时，PT将十分显著。将十分显著。由前面的直流特性分析可知，阶跃信号输入条件下不存由前面的直流特性分析可知，阶跃信号输入条件下不存
17、在在p、n管同时导通，动态功耗只取决于瞬态功耗管同时导通，动态功耗只取决于瞬态功耗PT。图图4-22 输入为非阶跃信号时的交变动态功耗输入为非阶跃信号时的交变动态功耗 但若输入为非阶跃信号，如图但若输入为非阶跃信号，如图4-22所示，在开关所示，在开关过程中，有一段过程中，有一段p管、管、n管同时导通的状态产生暂态附管同时导通的状态产生暂态附加功耗或交变（加功耗或交变（Alternation）功耗功耗 PA)(211000000frMAXDDttDDTDDAttIVfdtIdtITVdtVITPfr（4-55）其中，其中，I为暂态附加电流。为暂态附加电流。CMOS反相器总功耗包括三部分：反相器
18、总功耗包括三部分：ATPPPP静态（4-56）其中以动态功耗为主，因此要降低功耗，关键要使其中以动态功耗为主，因此要降低功耗，关键要使VDD。可采用可采用LV/LPLV/LP技术技术，通过，通过改进电路拓扑改进电路拓扑，设计新型器件结构设计新型器件结构，选选用先进工艺用先进工艺等技术以达到降低功耗的目的。等技术以达到降低功耗的目的。4.3 CMOS传输门传输门 4.3.1 NMOS传送晶体管传送晶体管 1、工作原理、工作原理 如图如图4-23示，输入信号示，输入信号Vi通通过一栅极受过一栅极受VG控制的控制的NMOS M1送到反相器输入端，其中送到反相器输入端，其中M1称称为信号传送器，此结构
19、多用于为信号传送器，此结构多用于动态存储电路中。动态存储电路中。图图4-23 NMOS传送晶体管传送晶体管 其工作过程如下：其工作过程如下：VG=“0”M1截止，截止，Vi不能传送，不能传送，Va端维持原态。端维持原态。VG=“1”设设VGH=VDD，则：则：(1)Vi=“0”Vi 端为端为S端，端，VGS=VDD，M1 导通，导通，Va=Vi=“0”。(2)Vi=“1”(VDD)若若Va=“0”（0V），），则此时，则此时，Vi端为端为D，Va为为S端，有端，有VGS=VDD，VDS=VDD，M1导通，导通，Va电位升高至电位升高至(VDD-VTn)，信信号传送范围受到限制。号传送范围受到限
20、制。若若Va=“1”（VDD），），则则VGS=VDS=0，M1截止，但此时传送的截止，但此时传送的信号信号Vi=“1”=VDD，而而Va=VDD其逻辑效果与其逻辑效果与M1导通等效。导通等效。传送晶体管导通传送晶体管截止 1 0GGVV注意：注意：不可将两个信号分别加在不可将两个信号分别加在VG、Vi上以传送晶体管实现与门上以传送晶体管实现与门功能。（功能。（VG=“0”时，传送管截止，但不能保证时，传送管截止，但不能保证Va初态为初态为“0”）2、传送晶体管的优缺点、传送晶体管的优缺点(1)单管，占用芯片面积小。单管，占用芯片面积小。(2)三端器件，可尽可能减小电路的内部连线。三端器件，可
21、尽可能减小电路的内部连线。(3)不需直流电源（时钟信号不需直流电源（时钟信号+输入信号）输入信号）(4)信号传送过程中，信号传送过程中，ron变化较大（变化较大（V-DS变化）变化）(5)不宜直接驱动不宜直接驱动CMOS门电路。门电路。3、传送晶体管的串联、传送晶体管的串联图图4-24 多个传送晶体管的串联结构多个传送晶体管的串联结构 通过把多个传送管串联起来控制输入信号的逻辑走向，如通过把多个传送管串联起来控制输入信号的逻辑走向，如图图4-24所示。与其他结构相比，占用芯片面积小，连线少，但所示。与其他结构相比，占用芯片面积小，连线少，但应注意两个问题：应注意两个问题：(1)传输延迟传输延迟
22、 图图4-25 传送管传输延迟等效电路传送管传输延迟等效电路设：设：RD、S间等效电阻间等效电阻 C栅电容栅电容+D、S与衬底间的扩散电容与衬底间的扩散电容得延迟时间常数得延迟时间常数=RC，则延迟时间：则延迟时间：（4-57）通常串联数目不超过通常串联数目不超过4个个，否则应加，否则应加缓冲器缓冲器（反相器）。（反相器）。图图4-26 两种典型的两种典型的NMOS缓冲器电路缓冲器电路 图图4-27 一种错误的级联方式一种错误的级联方式(2)一种不恰当的级联方式一种不恰当的级联方式 若连接方式如图若连接方式如图4-27所示，则所示，则经经N级级联之后：级级联之后：TnDDVNVV04.3.2
23、CMOS传输门传输门 CMOS传输门电路结传输门电路结构和符号表示如图构和符号表示如图4-28，时钟脉冲控制信号时钟脉冲控制信号C的范的范围定为围定为0 VDD。图图4-28 CMOS传输门电路与表示传输门电路与表示 1、CMOS传输门的工作过程传输门的工作过程(1)传输高电平（设传输高电平（设V0初态为初态为“0”）P管为漏负载级（管为漏负载级（VGSp=-VDD）N管为源跟随器（管为源跟随器（VGSn=VDSn）传输门导通电阻传输门导通电阻ron=rn rp，比传送晶体管导通电阻小。比传送晶体管导通电阻小。图图4-29 传输门传输高电平过程传输门传输高电平过程 下面对传输高电平时各工作区情
24、况展开分析。下面对传输高电平时各工作区情况展开分析。I区：区：Vi-V0=VDD VDD-VTpN管：管：VGSn=VDSnVTn，处于饱和态。随着处于饱和态。随着CL充电使充电使V0端的电位端的电位升高，升高，VGSn=VDSn，虽然在饱和态下，虽然在饱和态下，VDSn变化对导通电阻无影变化对导通电阻无影响，但响，但VGSn也在变化，则此时：也在变化，则此时：)(111TnGSnnmGSDSnVVgVir（4-58）P管：在管：在Vi-V0VDD-VTp，即即VDSp=-(Vi-V0)-VDD+VTp 之前，之前，处于饱和态，处于饱和态，VGSp=-VDD不变，有：不变，有：0)(212Tp
25、GSppdspVVg即：即：rp。III区：区：VTnVi-V0VTn，以以)(1TnGSnnnVVr的关系继续增大。的关系继续增大。P管：此时，其偏置情况：管：此时，其偏置情况：)()()(0TpDDTpDDTpGSpTpGSpTpDDiDSpVVVVVVVVVVVVV（4-59）进入线性区，其导通电阻：进入线性区，其导通电阻：)(1)(110VVVVVVVgriTpDDpDSpTpGSppdspp（4-60）(Vi-V0)，rp。此时，传输门导通电阻此时，传输门导通电阻ron=rn rp。II区：区：Vi-V0VTnN管：管：VGSn=VDSn=Vi-V0VTn,处于截止状态，处于截止状态
26、，rn。P管：按管：按)(10VVVVriTpDDpp继续减小。继续减小。(2)传输低电平传输低电平 图图4-30 传输门传输低电平过程传输门传输低电平过程 N管为漏负载级（管为漏负载级（VGSn=VDD），），P管为源跟随器管为源跟随器VGSp=VDSp。其分析过程与传输高电平时类似。其分析过程与传输高电平时类似。由（由（1）、（）、（2）分析可见：欲使）分析可见：欲使 DDTOXpnonVVTLWrrr 要使要使ron线性度提高，则须保证线性度提高，则须保证n、p管匹配：管匹配：VTn=VTp，gmn=gmp。与单个的传送晶体管相比，与单个的传送晶体管相比，CMOS传输门除了导通电阻大为传
27、输门除了导通电阻大为改善，传输速度提高之外，还有一个突出的优点就是无高、低电改善，传输速度提高之外，还有一个突出的优点就是无高、低电平阈值损失。所谓阈值损失是指传输高电平时，是否能将平阈值损失。所谓阈值损失是指传输高电平时，是否能将Vi=VDD传到传到V0，或传输低电平时，最终能否使输出达到或传输低电平时，最终能否使输出达到0V。2、衬底偏置效应对传输门特性的影响、衬底偏置效应对传输门特性的影响 由上面的分析可以看出，在电平传输过程中，源跟随器的源由上面的分析可以看出，在电平传输过程中，源跟随器的源极电位由于极电位由于CL充放电随时变化，而衬底接固定电位，充放电随时变化，而衬底接固定电位，VB
28、S 0，有有衬偏效应；漏负载级的源与衬底虽未连在一起，但电位相同，衬偏效应；漏负载级的源与衬底虽未连在一起，但电位相同，VBS=0，无衬偏效应。无衬偏效应。管有衬偏效应传输低电平管有衬偏效应传输高电平pn 若采用若采用P阱工艺，阱工艺，NMOS衬底浓度与衬底浓度与PMOS的高的高1 2数量数量级，衬偏效应更为明显。级，衬偏效应更为明显。图图4-31 九管九管CMOS传输门传输门 3、改进电路、改进电路九管九管CMOS传输门传输门 一种改进的一种改进的CMOS传输门电路如图传输门电路如图4-31所示。所示。TG1的的n3管管VBS=0，无衬偏。无衬偏。E=“1”，TG1、TG2工作，当工作，当V
29、i=“1”，TG1、TG2同时开始传输高电平，其各自的输出端同时开始传输高电平，其各自的输出端V0，V0状态相同，状态相同，而而V0与与TG1的的n1管衬底相接，即管衬底相接，即VBn1=VSn3=VSn1，可等效视为可等效视为n1的的VBS1=0，n1管无衬偏效应。管无衬偏效应。DDnpVV00*1)1(转换电平转换电平V*向向VDD移动移动 VNMHM。设设K为单个最小尺寸为单个最小尺寸MOS管的管的K值值对于与非门对于与非门120nKKnKKNMOSKnKPMOSnpnp串联并联（n2）转换电平转换电平V*为为1120nKKKnKNMOSnKKPMOSnpnp并联串联（n2）基本基本CM
30、OS门电路噪容仅能保证在门电路噪容仅能保证在20%VDD。图4-35 1/2位延时电路 CL传输门漏寄生电容与反相器传输门漏寄生电容与反相器 输入电容（栅电容）之和。输入电容（栅电容）之和。CP 0)(0 1)(10101VQVDVQVDnini 2、准静态准静态CMOS移位寄存器移位寄存器 与实际的与实际的NMOS电路逻辑相比：电路逻辑相比：伪伪NMOS逻辑由于采用逻辑由于采用PMOS负载，其沟道薄层电阻负载，其沟道薄层电阻RS=/t=Nq/t约为约为NMOS的的2 3倍，导通电阻倍，导通电阻，功耗，功耗。另一方面，由于另一方面，由于PMOS的导通电阻的导通电阻，延迟时间，延迟时间。C2MO
31、S工作原理：工作原理：CP=“1”，如如Vi=“1”，输出节输出节点放电，点放电，V0“0”；若若Vi=“0”，输输出节点充电，出节点充电，V0“1”。CP=“0”，输出节点保持原态。输出节点保持原态。C2MOS电路存在的问题：电路存在的问题：标准的动态移位寄存器标准的动态移位寄存器C2MOS移位寄存器移位寄存器4.7.3 预充电鉴别逻辑（预充电鉴别逻辑（P-E逻辑）逻辑）4.7.4 多米诺（多米诺（Domino）CMOS逻辑逻辑 2.多米诺多米诺CMOS逻辑单元的级联逻辑单元的级联 3.Domino逻辑与伪逻辑与伪 nmos、C2MOS、P-E逻辑的比较：逻辑的比较：)(min2器如微处理器、信号处理功耗逻辑电路逻辑多用于高密度、低、多用于动态移位寄存器oDoEPMOSC
