《集成电路原理与设计》课件7.1存储器结构.ppt

上传人(卖家):momomo 文档编号:5564011 上传时间:2023-04-24 格式:PPT 页数:38 大小:845.50KB
下载 相关 举报
《集成电路原理与设计》课件7.1存储器结构.ppt_第1页
第1页 / 共38页
《集成电路原理与设计》课件7.1存储器结构.ppt_第2页
第2页 / 共38页
《集成电路原理与设计》课件7.1存储器结构.ppt_第3页
第3页 / 共38页
《集成电路原理与设计》课件7.1存储器结构.ppt_第4页
第4页 / 共38页
《集成电路原理与设计》课件7.1存储器结构.ppt_第5页
第5页 / 共38页
点击查看更多>>
资源描述

1、1第七章第七章 MOS存储器存储器7.1 MOS存储器结构存储器结构2计算机组成MEMORYDATAPATHCONTROLINPUT-OUTPUT-n存储器是数字系统中重要的组成部分,直接影响着系存储器是数字系统中重要的组成部分,直接影响着系统的面积,速度和功耗统的面积,速度和功耗3SecondLevelCache(SRAM)存储器层次ControlDatapathSecondaryMemory(Disk)On-Chip ComponentsRegFileMainMemory(DRAM)DataCacheInstrCacheITLBDTLBeDRAMSpeed (ns):.1s 1s 10s

2、100s 1,000sSize(bytes):100s Ks 10Ks Ms Ts Cost:highest lowestq速度(带宽)与成本的折中速度(带宽)与成本的折中4Memory Timing:DefinitionsWrite c y c l eRead ac c e s sRead ac c e s sRead cy c l eWrite a c c e s sData wr i t t e nData va l i dDATAWRITEREAD5MOS存储器结构存储器结构n存储器分类存储器分类nMOS存储器结构存储器结构n外围电路外围电路 6摩尔定律引导的摩尔定律引导的MOSMOS

3、存储器发展存储器发展n摩尔定律:单个芯片上所能容纳的器件数单个芯片上所能容纳的器件数量,每量,每12-1812-18个月翻一番。个月翻一番。摩尔定律得以保持的途径:摩尔定律得以保持的途径:缩小特征尺寸 增大芯片面积 单元结构的改进 7MOSMOS存储器的分类存储器的分类 nMOS存储器主要分为两大类存储器主要分为两大类n随机存取存储器(Random Access Memory,RAM):挥发性存储,断电后存储内容消失。n只读存储器(Read Only Memory,ROM):不挥发性存储,存储内容可以长期保持,至少保持10年以上。n不挥发性随机存取存储器(FeRAM,MRAM)8随机存取存储器

4、随机存取存储器RAMRAM分类分类 动态随机存取存储器(Dynamic Random Access Memory,DRAM):存储原理:依靠电容存储,保持时间短,必须定期刷新。特点:单元电路简单,面积小,有利于提高集成密度用途:集成度高、功耗低,适合于计算机的内存。静态随机存取存储器(Static Random Access Memory,SRAM):存储原理:双稳态电路存储,只要不断电存储信息不会丢失。特点:电路复杂,占用面积大,集成度不如DRAM高。用途:工作速度快,常用来作高速缓冲存储器(cache)。9只读存储器只读存储器ROMROM的分类的分类1.1.掩模编程的只读存储器(掩模编程的

5、只读存储器(Mask RomMask Rom):真正意义的 只读存储器,存储信息由制作时的某一块掩模版确定,产品生产出来存储内容就不能再改变。适合于存储固定程序、常数、字符等固定内容。2.2.基于熔丝或反熔丝的可编程只读存储器(基于熔丝或反熔丝的可编程只读存储器(programmable ROM,PROMprogrammable ROM,PROM):存储内容由用户存储内容由用户编程确定,一般只能编程一次,相当于固定内编程确定,一般只能编程一次,相当于固定内容的只读存储器,但是比容的只读存储器,但是比Mask ROMMask ROM在应用上在应用上有一定灵活性。有一定灵活性。103.3.可擦除的

6、可编程只读存储器(可擦除的可编程只读存储器(erasable and erasable and programmable ROM,EPROMprogrammable ROM,EPROM):可以随机改写,擦除和写入时间较长,耗能较大,不如RAM的写入方便,因此归入只读存储器类。只读存储器只读存储器ROMROM的分类的分类(续续)(1)紫外光擦除 UVEPROM(ulraviolet EPROM)只能在断电情况下全片统一擦除。只能在断电情况下全片统一擦除。(2)电擦除 EEPROM(electrical EPROM):按位擦除和改写按位擦除和改写 Flash Memory 一种可全片或按扇区快速擦

7、除的一种可全片或按扇区快速擦除的 EEPROMEEPROM11nFeRAM(ferroelectric RAM),nMRAM(magnetic RAM),nRRAM(Resistive RAM)n优点:优点:具有具有DRAMDRAM高密度和高密度和RAMRAM随机读随机读/写的特点,不挥发性,保持时间长,耐久写的特点,不挥发性,保持时间长,耐久性好,功耗小、工作电压低、读写速度快、性好,功耗小、工作电压低、读写速度快、以及抗辐射、抗干扰等。以及抗辐射、抗干扰等。n缺点:缺点:制作成本高,和常规集成电路工艺制作成本高,和常规集成电路工艺的不兼容性。的不兼容性。n前景:前景:取代硬盘实现大容量存储

8、器取代硬盘实现大容量存储器 。不挥发性随机存取存储器不挥发性随机存取存储器12MOSMOS存储器的分类存储器的分类 13MOS存储器结构存储器结构n存储器分类存储器分类nMOS存储器结构存储器结构n外围电路外围电路14一维存储器结构一维存储器结构Word 0Word 1Word 2Word n-1Word n-2StorageCellm bitsn wordsS0S1S2S3Sn-2Sn-1Input/Outputn words n select signalsWord 0Word 1Word 2Word n-1Word n-2StorageCellm bitsS0S1S2S3Sn-2Sn-1

9、Input/OutputA0A1Ak-1Decoder行译码器减少输入信号的数目行译码器减少输入信号的数目k=log2 n15二维存储器结构A0Row DecoderA1Aj-1Sense Amplifiers位线位线-bit line字线字线-word line存储单元存储单元(RAM)cell行地址行地址列地址列地址AjAj+1Ak-1Read/Write CircuitsColumn Decoder2k-jm2jInput/Output(m bits)SA放大位线信号放大位线信号列译码器从一行中选择相列译码器从一行中选择相关的字进行读写关的字进行读写16n存储器的集成度就是指存储单元的数

10、量,也就是存储器的容量。n存储单元一般都排成方阵。n例:一个4kb的存储器有4096个存储单元,这些单元可以排成64行64列(=4096)的方阵 。n一字多位:如一个1k4b的存储器可以存储1024个字,每个字有4位。因此总的存储容量仍是4096。16存储单元阵列存储单元阵列1716b SRAM MemoryA0Row DecoderBLWL0A1A2Column Decodersense amplifierswrite circuitry!BLWL1WL2WL3bit line precharge2 bit/wordclocking and controlenableread prechar

11、geBLi BLi+118存储器的总体结构存储器的总体结构181存储单元阵列存储单元阵列 2译码器译码器 3输入输入/输出输出 缓冲器缓冲器4时钟和控制时钟和控制 电路电路19MOS存储器结构存储器结构n存储器分类存储器分类nMOS存储器结构存储器结构n外围电路外围电路20 SRAM MemoryA0Row DecoderBLWL0A1A2Column Decodersense amplifierswrite circuitry!BLWL1WL2WL3bit line precharge2 bit/wordclocking and controlenableread prechargeBLiB

12、Li+121外围电路:译码器外围电路:译码器214Kb存储器为例:存储器为例:n每字每字1位:行地址位:行地址6位位(26=64),列地址),列地址6位位n每字每字4位:行地址位:行地址6位,列位,列地址地址4位(同时选中位(同时选中4列)列)22行译码器对于对于n位行地址,行译码器包含位行地址,行译码器包含 2n 个逻辑与门或者其他等效电路个逻辑与门或者其他等效电路(N)AND Decoder:10位行地址位行地址NOR Decoder23行译码器:多级译码行译码器:多级译码23第一级:5组20个两输入与门,把10个行地址分成5组译码第二级:组合送入1024个五输入与非门译码24通过多级译码

13、,限制扇入,提高速度 A2A2A2A3WL0A2A3A2A3A2A3A3A3A0A0A0A1A0A1A0A1A0A1A1A1WL1两级译码结构:第一级称为预译码器两级译码结构:第一级称为预译码器25动态电路行译码器Precharge devicesVDDf fGNDWL3WL2WL1WL0A0A0GNDA1A1f fWL3A0A0A1A1WL2WL1WL0VDDVDDVDDVDD2-input NOR decoder2-input NAND decoder26 SRAM Memory:列译码A0Row DecoderBLWL0A1A2Column Decodersense amplifiers

14、write circuitry!BLWL1WL2WL3bit line precharge2 bit wordsclocking and controlenableread prechargeBLi BLi+127列译码器:基于传输管的4选1优点优点:速度快,从位线到数据端只有一个传输管的延迟速度快,从位线到数据端只有一个传输管的延迟缺点缺点:需要晶体管数目多需要晶体管数目多 2-input NOR decoderA0S0BL0BL1BL2BL3A1S1S2S3D284-to-1 树形列译码器BL0BL1BL2BL3DA0A0A1A1缺点缺点:速度慢,从位线到数据端有速度慢,从位线到数据端有2

15、个传输管的延迟个传输管的延迟优点优点:需要晶体管数目少需要晶体管数目少A0S0BL0BL1BL2BL3A1S1S2S3D29SRAMSRAM的位线结构的位线结构:位线预充位线预充.Bit Line Prechargingequalization transistor Static Pull-up PrechargeBL!BLclockClocked Precharge!BLBL31外围电路:灵敏放大器A0Row DecoderBLWL0A1A2Column Decodersense amplifierswrite circuitry!BLWL1WL2WL3bit line precharge2

16、 bit/wordclocking and controlenableread prechargeBLiBLi+132Sense AmplifierstpCDVIav-=make D V as smallas possiblesmalllarge对于规模较大的存储器,读出需要灵敏放大器加快读出速度对于规模较大的存储器,读出需要灵敏放大器加快读出速度outputinputs.a.smalltransition33Sense Amp OperationDV(1)V(1)V(0)tVPREVBLSense amp activatedWord line activated34差分结构SAM4M1M5M

17、3M2VDDbitbitSEOuty35Differential Sensing SRAMVDDVDDVDDVDDBLEQDiff.SenseAmp(a)SRA M s e n si ng sc hemeSRAM ce l liWLi2xxVDDOutputBLPCM3M1M5M2M4xSESESEOutputSEx2x2xyy2y36基于锁存器的SA Initialized in its meta-stable point with EQOnce adequate voltage gap created,sense amp enabled with SEPositive feedback quickly forces output to a stable operating point.EQVDDBLBLSESE37一个一个SRAMSRAM的总体结构的总体结构38MOS存储器结构存储器结构n存储器分类存储器分类nMOS存储器结构存储器结构n外围电路外围电路

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > 大学
版权提示 | 免责声明

1,本文(《集成电路原理与设计》课件7.1存储器结构.ppt)为本站会员(momomo)主动上传,163文库仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。
2,用户下载本文档,所消耗的文币(积分)将全额增加到上传者的账号。
3, 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(发送邮件至3464097650@qq.com或直接QQ联系客服),我们立即给予删除!


侵权处理QQ:3464097650--上传资料QQ:3464097650

【声明】本站为“文档C2C交易模式”,即用户上传的文档直接卖给(下载)用户,本站只是网络空间服务平台,本站所有原创文档下载所得归上传人所有,如您发现上传作品侵犯了您的版权,请立刻联系我们并提供证据,我们将在3个工作日内予以改正。


163文库-Www.163Wenku.Com |网站地图|