《DSP处理器原理与应用》课件第9章.ppt

上传人(卖家):momomo 文档编号:8223360 上传时间:2025-01-13 格式:PPT 页数:84 大小:744.50KB
下载 相关 举报
《DSP处理器原理与应用》课件第9章.ppt_第1页
第1页 / 共84页
《DSP处理器原理与应用》课件第9章.ppt_第2页
第2页 / 共84页
《DSP处理器原理与应用》课件第9章.ppt_第3页
第3页 / 共84页
《DSP处理器原理与应用》课件第9章.ppt_第4页
第4页 / 共84页
《DSP处理器原理与应用》课件第9章.ppt_第5页
第5页 / 共84页
点击查看更多>>
资源描述

1、第9章 DSP系统硬件设计 9.1 DSP系统的设计过程系统的设计过程 9.2 DSP系统中信号的流程系统中信号的流程 9.3 DSP系统硬件设计系统硬件设计习题与思考题习题与思考题在第3章中,我们介绍了DSP软件开发的一般流程。而对于整体的DSP系统设计来说应该同时包括硬件设计和软件设计,图9-1所示是DSP系统设计的一般流程。9.1 DSP系统的设计过程系统的设计过程图9-1 DSP系统设计的一般流程在设计DSP系统之前,首先必须根据应用系统的目标确定系统的性能指标、信号处理的要求,通常可用数据流程图、数学运算序列、正式的符号或自然语言来描述。第二步是根据系统的要求进行高级语言的模拟。一般

2、来说,为了实现系统的最终目标,需要对输入的信号进行适当的处理,而处理方法的不同会导致不同的系统性能。要得到最佳的系统性能,就必须在这一步确定最佳的处理方法,即数字信号处理的算法(Algorithm),因此这一步也称算法模拟阶段。例如,语音压缩编码算法就是要在确定的压缩比条件下,获得最佳的合成语音。算法模拟所用的输入数据是实际信号经采集而获得的,通常以计算机文件的形式存储为数据文件。如语音压缩编码算法模拟时所用的语音信号就是实际采集而获得并存储为计算机文件形式的语音数据文件。有些算法模拟时所用的输入数据并不一定要是实际采集的信号数据,只要能够验证算法的可行性,输入假设的数据也是可以的。第三步是设

3、计实时DSP系统。实时DSP系统的设计包括硬件设计和软件设计两个方面。硬件设计首先要根据系统运算量的大小、对运算精度的要求、系统成本限制以及体积、功耗等要求选择合适的DSP芯片,然后设计DSP芯片的外围电路及其他电路。软件设计和编程主要根据系统要求和所选的DSP芯片编写相应的DSP汇编程序,若系统运算量不大且有高级语言编译器支持,也可用高级语言(如C语言)编程。由于现有的高级语言编译器的效率还比不上手工编写汇编语言的效率,因此在实际应用系统中常常采用高级语言和汇编语言的混合编程方法,即在算法运算量大的地方,用手工编写的方法编写汇编语言,而运算量不大的地方则采用高级语言。采用这种方法,既可缩短软

4、件开发的周期,提高程序的可读性和可移植性,又能满足系统实时运算的要求。第四步是进行硬件和软件的调试。软件的调试一般借助于DSP开发工具,如软件模拟器、DSP开发系统或仿真器等。调试DSP算法时一般采用比较实时结果与模拟结果的方法,如果实时程序和模拟程序的输入相同,则两者的输出应该一致。应用系统的其他软件可以根据实际情况进行调试。硬件调试一般采用硬件仿真器进行调试,如果没有相应的硬件仿真器,且硬件系统不是十分复杂,也可以借助于一般的工具进行调试。第五步是将软件脱离开发系统而直接在应用系统上运行。当然,DSP系统的开发,特别是软件开发是一个需要反复进行的过程,虽然通过算法模拟基本上可以知道实时系统

5、的性能,但实际上模拟环境不可能做到与实时系统环境完全一致,而且将模拟算法移植到实时系统时必须考虑算法是否能够实时运行的问题。如果算法运算量太大不能在硬件上实时运行,则必须重新修改或简化算法。在DSP系统中信号的流程如图9-2所示。图中的输入信号可以有各种各样的形式,例如,它可以是麦克风输出的语音信号或是电话线来的已调数据信号,也可以是编码后在数字链路上传输或存储在计算机里的摄像机图像信号等。9.2 DSP系统中信号的流程系统中信号的流程图图9-2 典型的典型的DSP系统中信号的流程系统中信号的流程输入信号首先进行带限滤波和抽样,然后进行A/D变换将信号变换成数字比特流。根据奈奎斯特抽样定理,为

6、保证信息不丢失,抽样频率至少必须是输入带限信号最高频率的2倍。DSP芯片的输入是A/D变换后得到的以抽样形式表示的数字信号,DSP芯片对输入的数字信号进行某种形式的处理,如进行一系列的乘累加操作(MAC)。数字处理是DSP的关键,这与其他系统(如电话交换系统)有很大的不同。在交换系统中,处理器的作用是进行路由选择,它并不对输入数据进行修改,因此虽然两者都是实时系统,但两者的实时约束条件却有很大的不同。最后,经过处理后的数字样值再经D/A变换转换为模拟样值,之后再进行内插和平滑滤波就可得到连续的模拟波形。必须指出的是,上面给出的DSP系统模型只是一个典型模型,并不是所有的DSP系统都必须具有模型

7、中的所有部件。例如,语音识别系统在输出端并不是连续的波形,而是识别结果,如数字、文字等;有些输入信号本身就是数字信号,因此就不必进行模数变换了。9.3.1 典型典型DSP系统的硬件组成系统的硬件组成一个典型的DSP系统硬件组成如图9-3所示。9.3 DSP系统硬件设计系统硬件设计图9-3 典型的DSP系统硬件组成由图中可以看出典型的DSP系统由下列几个组成部分:(1)电源:为DSP及其他器件供电。与电源相关的有电源监视和系统监视。电源监视是指监测电源电压值,看是否符合要求,当不符合要求时,产生复位信号;系统监视是监测系统是否正常工作,不正常时产生复位信号,一般有手动复位和看门狗电路复位等。这些

8、均能提高整个系统的可靠性。(2)时钟:为需要时钟的器件提供满足要求的时钟信号。(3)存储器:用于存放程序、数据。存储器有两种接口类型,一种为异步存储器接口,如常见的SRAM、Flash、NvRAM等,MCU系统中均为这种存储器接口;另一种是同步存储器接口,同步存储器接口又可细分为同步静态存储器(如SBSRAM、ZBTSRAM)和同步动态存储器(如SDRAM,同步FIFO等),这样分类的原因是不同类型的存储器控制信号不同。同步存储器接口主要应用于C55X、C6000系列DSP中,实现高速、大容量存储。(4)模拟I/O:有通用A/D、D/A、音频Codec、视频编码器和解码器等。DSP与它们之间的

9、接口,可以是并行方式,也可以是串行方式,根据实际情况而定。(5)数字I/O:有开关量的输入/输出、串口通信接口,如UART、CAN总线、USB等。DSP与它们之间的接口,也可以是并行方式或串行方式,视实际情况而定。(6)多处理器接口:当系统不仅有DSP还有其他处理器时,二者之间需要通信,一般采用双口RAM进行,但现在新型的DSP器件中,一般都集成了HPI接口,即主处理器接口。通过HPI接口,主处理器可以访问DSP的所有存储空间,比采用双口RAM的方式速度更高、更方便,而且更便宜。某些DSP为了方便和PC机接口,还集成了PCI接口。(7)总线扩展:将DSP外部总线扩展至板外,实现模块化开发。但它

10、会带来总线驱动、电平匹配和信号复用等问题。其中模拟I/O以及数字I/O在前面的章节中已经讲述,下面就其他部分来介绍DSP硬件设计中的注意事项和器件的选型。9.3.2 电源电源对于一个系统来说,电源是非常重要的一个环节,就好比人的心脏,其性能的优劣决定了系统的成败,很大程度上决定了一个系统的寿命和工作的稳定。下面将从以下几个方面分析、介绍DSP系统电源的特点以及如何正确设计DSP系统的电源和器件的选型。1.DSP系统需要的电源种类系统需要的电源种类TI DSP上有5类电源引脚(如图9-4所示),分别为:核电源引脚;I/O电源引脚;PLL电源引脚;Flash电源引脚(仅C2000系列DSP有);模

11、拟电源引脚(仅C2000系列DSP有)。图9-4 TI DSP电源引脚为了使DSP正确工作,其上的所有电源引脚都必须接到相应的电源上。大多数DSP有多个核电源引脚和多个I/O电源引脚,而且核电源电压与I/O电源电压不同。这些引脚都必须接到相应的电源上,不能悬空不接。另外,C2000系列DSP上集成了Flash存储器,对应有对Flash进行编程的电源引脚。设计时往往没有将Flash电源引脚接到正确的电源上,导致Flash无法编程。2.数字电源和模拟电源数字电源和模拟电源有些型号的DSP,如C55X、C2000系列,片上包含有A/D转换器,其他的DSP可能需要外扩A/D、D/A、运放、codec等

12、模拟器件。为了使转换器正确工作,模拟电源应避免噪声干扰,模拟电源上的噪声干扰将大大降低转换器的性能,甚至导致转换器工作不正常。数字电路,尤其是CMOS电路,在开关切换时会产生较大的电流波动。一个逻辑节点从一个逻辑电平转换为另一个逻辑电平时,与此节点相关的电容将被充电或放电,电容充/放电电流由电源提供。换句话说,静态电路所需的电流相对很少,也比较平稳,而DSP这样复杂的数字电路,供电电流忽大忽小很不规则,这将导致电源线上产生很强的噪声干扰。如果模拟部分与数字部分共用一个电源,则会大大降低模拟器件的性能,比如,A/D转换结果误差增加。为了避免这样的情况发生,应使模拟部分电源和数字部分电源分开供电,

13、如图9-5所示。图9-5 数字和模拟部分独立供电将模拟电源和数字电源分离开来一般有两种方法。第1种方法是被动滤波电路法(见图9-6):模拟电源由数字电源经无源滤波器件(如电感或磁珠)后产生,电感或磁珠相当于一个低通滤波器,直流电源可以通过,而高频噪声被滤除。模拟地和数字地在板上一点接地,同样可以通过电感或磁珠接地,这可以进一步滤除噪声。被动滤波电路的优点是:电路简单;占地小;成本低;对大多数应用已经可以满足要求。第2种方法是多路稳压器法(见图9-7):用多个稳压器分别产生模拟电源和数字电源。图9-6 被动滤波电路法图9-7 多路稳压器法这种方法降噪效果更好,但要特别注意对地的处理,否则数字电路

14、的噪声可以通过地线耦合到模拟电路中。模拟地和数字地必须连在一起。还可以采取一些其他的降噪措施,比如,给时钟电路的电源串接一个电感,并在其电源引脚处加旁路滤波电容等。所有数字电路的电源引脚必须加旁路滤波电容,对噪声进行去耦。3.电源滤波电源滤波DSP工作时,CPU和片上外设电路的开关切换,将引起电流的变化,从而使电源电压产生纹波。大多数的数字电路对于电源电压的要求并不高,只要电压纹波控制在一定的范围内,数字电路总是可以正常工作。控制电压纹波的方法很简单,只需在数字电路的电源引脚旁加一个旁路滤波电容即可,如图9-8所示。旁路滤波电容起电荷池的作用,以平滑电流变化引起的电源电压的波动。当DSP电流突

15、然增大时,旁路滤波电容放电以降低DSP上的电压波动。图9-8 电源旁路滤波旁路滤波电容通常选10100 nF的瓷片电容,瓷片电容的特点是:电感小,等效串联电阻(ESR)低,用作旁路滤波电容非常适合。为了更好地对电源进行滤波,还可以在板的四周放一些大电容,电容值范围为4.710 F,选择电容种类时,同样也要求选择电感小、等效串联电阻低的电容,一般推荐使用钽电容。板上数字器件的电源引脚旁,一般均要放置1个10100 nF的旁路滤波电容,DSP的所有电源引脚,无论是数字还是模拟电源引脚,都要加旁路滤波电容。4.电源对电源对PCB布局的影响布局的影响考虑电源因素,在设计PCB板时应注意:每块芯片的电源

16、引脚附近放置旁路滤波电容,板的四周均匀分布一些大电容,如图9-9所示。在此我们要特别注意图9-9上标出的稳压器反馈线,稳压器根据反馈信号调整其电压输出值。由于电源走线上有一定的电阻,会产生一定的压降,这个压降可能使得远离稳压器的器件电源电压不能满足要求,因此如果从图中标注的原点处取电压反馈给稳压器,则稳压器根据该点处的电压进行调整,从而可避免电源压降产生的问题。图9-9 电源旁路滤波在布局PCB时,应该避免产生地环路,这是确保信号完整性的关键。对于高速的DSP系统,考虑信号完整性,在设计PCB板时,强烈推荐采用多层板,为电源和地分别安排专用的层。当有多个电源和地时,可用隔离带将电源和地平面分成

17、若干个专用的区域,这可使噪声很容易被控制在允许的范围内,同时也解决了电源电压沿传输方向产生压降的问题,使电压的压降最小。5.供电方案供电方案如前所述,TI DSP有5类电源:核、I/O、PLL、Flash和模拟电源,其中I/O电源、Flash电源和模拟电源的电压一般均为3.3 V;而不同的DSP其CPU核电源电压不同,有1.2 V、1.4 V、1.5 V和1.8 V等;PLL电源电压一般与I/O电源电压相同,均为3.3 V,但某些DSP的PLL电源电压与核电源电压相同。另外传统的TTL电平的外围器件采用5 V电源电压。所以DSP系统中一般有三组电源:核电源:Vcore;LVTTL电平I/O电源

18、:3.3 V;TTL电平I/O电源:5 V。5 V电源一般直接由外部电源提供,DSP系统板内用5 V电源作为输入,产生Vcore和VI/O。如图9-10所示,有3种电源供电方案。图9-10 电源供电方案(1)线性稳压器方案:优点是电路简单、成本低、电源纹波小,只需用电容进行滤波,所以占地小;缺点是转换效率低、输出电流较小。(2)开关电源控制器方案:用开关电源控制器、MOS功率管、滤波电感构建一开关电源。其优点是转换效率高、输出电流大;缺点是电路复杂、成本较高,为了滤除电源纹波要用较大的电感,所以占地大。(3)开关电源模块方案:本质上与开关电源控制器方案相同,也是将控制器、MOS功率管、电感做成

19、现成的电源模块。其优点是使用方便;缺点是成本高。6.电源器件选型电源器件选型电源器件选型一般有如下步骤:(1)确定电源器件类型。(2)根据需要选择输入电压。(3)根据需要选择输出电压。确定输出电压是否可调;确定输出电压的路数。(4)选择具有合适输出电流的电源。(5)根据需要选择是否需要控制/状态:EN控制、PowerGood状态。7.上电次序上电次序电源或多电源供电的系统,一般都有上电/掉电次序问题。上电/掉电次序的一般原则是:(1)内核应先于I/O上电,后于I/O掉电。(2)内核和I/O供电应尽可能同时,二者的时间差不能太长(一般不能大于1 s,否则会影响器件的寿命或损坏器件)。一般内核电压

20、小于I/O电压,在内核电压与I/O电压之间正向加一个肖特基二极管有助于保护器件,如图9-11所示。图9-11 在内核电压与I/O电压之间正向加肖特基二极管考虑供电次序的原因在于:如果只有CPU内核获得供电,周边I/O没有供电,则对芯片是不会产生任何损害的,只是没有I/O能力而已;如果反过来,周边I/O得到供电而CPU内核没有加电,那么芯片缓冲/驱动部分的三极管将处于一个未知状态下工作,这是非常危险的。8.电源监视与系统监视电源监视与系统监视为了使系统工作稳定,有必要对供电电源进行监视,电源电压监视器(Supply Voltage Supervisors,SVS)就是为此目的而设计的电路。SVS

21、除了对电源电压进行监视外,还会附加一些别的功能,如上电复位、手动复位和看门狗电路等,这些功能对追求高可靠性的系统来说是必备的。常用的SVS器件有:TPS3823-33:具有电压监测、上电复位、手动复位和看门狗电路;TPS3809K33:仅有电压监测和上电复位功能。9.电源电路实例电源电路实例1)实例1图9-12为一完整的电源电路。输入电压:5 V输出电压:Vcore=1.8 V,输出电流为1 A;VI/O=3.3 V,输出电流为3 A,如果将TPS75733换成TPS75533,则输出电流为5 A。图9-12 电源电路实例1电源监视:监测3.3 V电压;具有手动复位、上电复位、看门狗电路。TP

22、S76818的PowerGood信号控制TPS75733,使得CPU内核供电后,I/O才会供电,I/O上电完成后,RESET信号才会被释放。2)实例2该实例电源电路如图9-13所示。输入电压:5 V输出电压:Vcore=可调,输出电流为1 A;VI/O=3.3 V,输出电流为3 A,如果将TPS75733换成TPS75533,则输出电流为5 A。电源监视:监测3.3 V电压;具有手动复位、上电复位、看门狗电路。图9-13 电源电路实例2图9-13所示的电路与图9-12所示电路的区别在于TPS76801的输入是3.3 V,而非5 V,这样可以使其压差减小,降低其功耗。但为了满足CPU内核先于I/

23、O上电,在TPS75733输出与I/O电源之间加了MOSFET功率管,只有CPU内核上电后,I/O才会供电。因为MOSFET上有大电流流过,所以要求MOSFET的导通电阻应尽量小(10 m以下),以保证MOSFET上的压降小于VI/O的1%2%。图9-14 晶体外观图9.3.3 时钟时钟1.基本知识基本知识1)晶体(Crystal)晶体是晶体谐振器的简称,是一种压电石英晶体器件,具有一个固有的谐振频率,在恰当的激励作用下,以其固有频率振荡。其外观如图9-14所示,在图9-15中晶体用X1来表示。2)振荡电路(Oscillator)振荡电路是为晶体提供激励和检测的电路,高频增益放大器IC1(见图

24、9-15)产生的宽带噪声用于激励晶体,而晶体的作用相当于一个以其固有频率为中心的带通滤波器,从而得到等于晶体固有频率的振荡信号,当正弦波振荡信号被充分放大、限幅后,输出方波信号。3)晶振(Crystal Oscillator)晶振将晶体、振荡器和负载电容集成在一起,其输出为一个方波时钟信号。4)锁相环电路PLL(Phase Locked Loops)锁相环电路用于对输入时钟信号进行分频或倍频。2.需要时钟的器件需要时钟的器件DSP系统中,需要时钟信号的器件有DSP、CPU、EMIF(仅C55X和C6000系列DSP)、串行通信器件(如UART、USB等)和音频/视频器件(如Audio Code

25、c器件、Video Decoder和Encoder器件)等,它们所要求的时钟信号频率各不相同。这些大多数器件片内均包含振荡电路,只需外加晶体和2个负载电容即可产生所需的时钟信号,也可禁止片内振荡电路,直接由外部提供时钟信号。TI DSP更提供多种灵活的时钟选项,如:片内/片外振荡器、片内PLL、PLL分频/倍频(系数可由硬件/软件配置)。不同的DSP时钟可配置的能力可能不同,使用前应参考各自的数据手册。3.时钟电路时钟电路1)晶体时钟电路晶体时钟发生电路如图9-15所示,它具有如下的特点:电路简单,只需1个晶体加2个电容;价格便宜,占板子空间小;信号电平自然满足要求;驱动能力差,只能供自己使用

26、,不能给其他器件使用;应注意正确配置晶体的负载电容;C6000、C5510、C5409A、C5416、C5420、C5421和C5441等DSP片内无振荡电路,不能用晶体时钟电路。图9-15 由晶体和振荡电路组成的时钟电路2)晶振时钟电路晶振时钟发生电路具有如下的特点:电路简单,加电即可工作;占地小、驱动能力强,可提供给多个时钟频率相同的器件使用;成本较高,尤其当系统需要多个频率不同的时钟时更为突出;使用晶振提供时钟时,还需注意其信号电平,一般晶振输出的时钟信号电平为5 V或3.3 V,对于1.8 V电平的时钟信号,不能使用晶振。VC5401、VC5402、VC5409和F281X等DSP时钟

27、信号的电平均为1.8 V。3)可编程时钟芯片时钟电路可编程时钟芯片上集成有振荡电路OSC和1个或多个独立的PLL,提供多个时钟输出引脚,每个PLL的分频/倍频系数可独立编程确定。可编程时钟芯片的特点:电路简单、占地小,只需可编程时钟芯片、晶体和2个外部电容(CY22381已将负载电容集成在芯片中);多个时钟输出引脚,并可编程产生特殊的频率值,适合于多时钟源的系统;驱动能力强,可提供给多个器件使用;成本较高,但对于多时钟源系统来说,总体成本较低;使用时,注意时钟信号电平一般为5 V或3.3 V,对大多数系统适用;常用的可编程时钟芯片有:CY22381,片内有3个独立的PLL,三个时钟输出引脚;C

28、Y2071A,其片内有1个PLL、3个时钟输出引脚。当系统中要求多个不同频率的时钟信号时,首选可编程时钟芯片;单一时钟信号时,选择晶体时钟电路;多个同频时钟信号时,选择晶振时钟电路。在使用中,尽量使用DSP片内的PLL,降低片外时钟频率,提高系统的稳定性。C6000、C5510、C5409A、C5416、C5420、C5421和C5441等DSP片内无振荡电路,不能用晶体时钟电路。而VC5401、VC5402、VC5409和F281X等DSP时钟信号的电平为1.8 V,建议采用晶体时钟电路。4.时钟对时钟对PCB布局的影响布局的影响需要注意以下事项:用被动元件滤波方式给时钟电路供电,供电电源加

29、10100 F钽电容旁路,每个电源引脚加0.010.1 F瓷片电容去耦;晶振、负载电容、PLL滤波器和电源滤波等元器件应尽可能靠近时钟器件;在靠近时钟源的地方串接1050 端接电阻,以提高时钟波形的质量。9.3.4 存储器存储器存储器接口类型可分为:异步存储器接口和同步存储器接口。异步存储器接口类型是最常见的,也是我们最熟知的,MCU一般均采用此类接口。相应的存储器有:SRAM、Flash、NvRAM等,另外许多以并行方式接口的模拟/数字I/O器件,如A/D、D/A、开入/开出等,也采用异步存储器接口形式实现。同步存储器接口相对比较陌生,一般用于高档的微处理器中,TI DSP中只有C55X和C

30、6000系列DSP包含同步存储器接口。相应的存储器有:同步静态存储器(SBSRAM和ZBTSRAM)、同步动态存储器(SDRAM,同步FIFO等)。SDRAM可能是我们最熟知的同步存储器件,它被广泛用作PC机的内存。C55X扩展SDRAM的方法已经在第5章中介绍,这里就不再多述。C2000、C3X、C54X系列DSP只提供异步存储器接口,所以它们只能与异步存储器直接接口,如果想要与同步存储器接口,则必须外加相应的存储器控制器,从电路的复杂性和成本来考虑,一般不这么做。C55X、C6000系列DSP不仅提供了异步存储器接口,为配合其性能还提供了同步存储器接口。C55X和C6000系列DSP的异步

31、存储器接口主要用于扩展Flash和模拟/数字I/O。Flash主要用于存放程序,系统上电后将Flash中的程序加载到DSP片内或片外的高速RAM中,这一过程我们称为启动加载程序。同步存储器接口主要用于扩展外部高速数据或程序RAM,如SBSRAM、ZBTSRAM或SDRAM等。DSP与异步存储器接口时,数据总线和地址总线一般只要直接连接即可,而DSP提供的控制信号与存储器所需的控制信号并不完全一致,此时需要译码产生存储器的片选、读/写信号。表9-1和表9-2分别列出了16位异步存储器以及DSP异步存储器接口的控制信号。表表9-1 16位异步存储器控制信号位异步存储器控制信号表表9-2 DSP异步

32、存储器接口控制信号异步存储器接口控制信号其中:CS#(存储器):直接与DSP的片选信号连接,或由DSP的片选信号和地址线译码产生。OE#(存储器):直接与DSP的RD#或OE#连接,或由STRB#or(not)R/W#产生。WE#(存储器):直接与DSP的WE#连接,或由(STRB#or R/W#)产生。DSP与异步存储器接口还有一种简便的方法:存储器的读信号OE#与存储器片选信号CS#直接连接,存储器的写信号WE#与DSP的R/W#信号直接连接,这种连接方式使用前必须仔细查看DSP和存储器的数据手册,以确保工作正常。C55X和C6000系列DSP与异步存储器接口时,RE#信号不用。16位SR

33、AM具有字节访问功能,但SRAM一般只用在C2000、C54X和C3X系列DSP中,这些DSP均不支持字节访问,所以BHE#和BLE#直接接地即可。16位Flash芯片,BYTE#只是静态地将其配置为8位或16位数据宽度,不支持动态字节访问,所以一般将BYTE#接高电平,使Flash配置为16位数据宽度。DSP异步存储器接口的RDY信号是用来以硬件方式匹配DSP与存储器的访问时序的,但DSP中一般均有软件插等待寄存器或时序配置寄存器,可以由软件来配置DSP与存储器之间的访问时序,所以一般不用RDY信号,将RDY直接接为有效电平即可。注意C3X系列DSP的RDY#信号低电平有效,其余均为高电平有

34、效。9.3.5 电平转换电平转换DSP系统中难免存在5 V/3.3 V混合供电现象,对于I/O为3.3 V供电的DSP,其输入信号电平不允许超过电源,但是5 V器件输出信号高电平可达4.4 V,长时间超常规工作会损坏DSP器件,因此在DSP系统中一般需要进行电平变换。输出信号电平一般无需变换。电平变换的方法如下:1.总线收发器总线收发器(Bus Transceiver)常用器件:SN74LVTH245A(8位)、SN74LVTH16245A;特点:3.3 V供电,需进行方向控制,延迟为3.5 ns。应用:主要应用于数据、地址和控制总线的驱动。2.总线开关总线开关(Bus Switch)常用器件

35、:SN74CBTD3384(10位)、SN74CBTD16210;特点:5 V供电,无需方向控制,延迟为0.25 ns;应用:适用于信号方向灵活且负载单一的应用,如McBSP等外设信号的电平转换。32选选1切换器切换器(1 of 2 Multiplexer)常用器件:SN74CBT3257(4位)、SN74CBT16292(12位);特点:实现2选1,5 V供电,无需方向控制,延迟为0.25 ns;应用:适用于多路切换信号且要进行电平变换的应用,如双路复用的McBSP。4CPLD3.3 V供电,但输入容限为5 V,并且延迟较大,大于7 ns,适用于少量的对信号延迟要求不高的信号。5电阻分压电阻

36、分压10 k和20 k串联分压,则5 V20/(10+20)3.3 V,符合要求。9.3.6 硬件设计的其他因素的考虑硬件设计的其他因素的考虑1.未用的未用的I/O引脚的处理引脚的处理对未用的I/O引脚应做以下处理:(1)未用的输入引脚不能悬空不接,而应将它们上拉或下拉为固定的电平。关键的控制输入引脚,如Ready、Hold等,应固定接为适当的状态。Ready引脚应固定接为有效状态;Hold引脚应固定接为无效状态。无连接(NC)和保留(RSV)引脚。NC引脚:除非特殊说明,这些引脚悬空不接;RSV引脚:应根据数据手册具体决定接还是不接。非关键的输入引脚:将它们上拉或下拉为固定的电平,以降低功耗

37、。(2)未用的输出引脚可以悬空不接。(3)未用的I/O引脚。如果缺省状态为输入引脚,则作为非关键的输入引脚处理,上拉或下拉为固定的电平。如果缺省状态为输出引脚,则可以悬空不接。2.特殊的逻辑用特殊的逻辑用CPLD实现实现DSP的速度较快,要求译码的速度也必须较快。利用小规模逻辑器件译码的方式,已不能满足DSP系统的要求。同时,DSP系统中也经常需要外部快速部件的配合,这些部件往往是专门的电路,由可编程器件实现。CPLD集成度高,可靠性高,时序严格,延迟一致,速度较快,可编程性好,易于实现复杂的组合或时序逻辑,非常适合于实现译码和专门电路。3.其他其他(1)读/写控制、时钟、电源、地等重要信号应加测试点,也可连接至连接器或逻辑分析仪插头上,方便今后的硬件调试。(2)特殊的信号加0 电阻,实现不同的配置(如前面讲到的不同容量的SDRAM配置),方便今后的硬件调试。(3)提供手动复位开关,方便今后的硬件调试。1简述DSP系统设计的一般过程。2简述典型DSP系统的组成及各部分的作用。3简述DSP系统电源设计时需要注意的事项。4简述C5509是如何与SDRAM相连接的。习题与思考题习题与思考题

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > 大学
版权提示 | 免责声明

1,本文(《DSP处理器原理与应用》课件第9章.ppt)为本站会员(momomo)主动上传,163文库仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。
2,用户下载本文档,所消耗的文币(积分)将全额增加到上传者的账号。
3, 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(发送邮件至3464097650@qq.com或直接QQ联系客服),我们立即给予删除!


侵权处理QQ:3464097650--上传资料QQ:3464097650

【声明】本站为“文档C2C交易模式”,即用户上传的文档直接卖给(下载)用户,本站只是网络空间服务平台,本站所有原创文档下载所得归上传人所有,如您发现上传作品侵犯了您的版权,请立刻联系我们并提供证据,我们将在3个工作日内予以改正。


163文库-Www.163Wenku.Com |网站地图|