数字电路逻辑设计课件:7-3.PPT

上传人(卖家):罗嗣辉 文档编号:2040591 上传时间:2022-01-19 格式:PPT 页数:12 大小:343KB
下载 相关 举报
数字电路逻辑设计课件:7-3.PPT_第1页
第1页 / 共12页
数字电路逻辑设计课件:7-3.PPT_第2页
第2页 / 共12页
数字电路逻辑设计课件:7-3.PPT_第3页
第3页 / 共12页
数字电路逻辑设计课件:7-3.PPT_第4页
第4页 / 共12页
数字电路逻辑设计课件:7-3.PPT_第5页
第5页 / 共12页
点击查看更多>>
资源描述

1、7.3随机存取存储器(RAM)7.3.1 RAM结构结构7.3.2 RAM存储单元存储单元7.3.3 RAM集成片集成片HM6264简介简介7.3.4 RAM存储容量的扩展存储容量的扩展Random Access Memory7.3.1 RAM结构结构存储矩阵存储矩阵将存储单元按阵列形式排列,形成存储矩阵。将存储单元按阵列形式排列,形成存储矩阵。地址译码器地址译码器为了区别不同的为了区别不同的字字,将存放在同一个字的存储单元编为一,将存放在同一个字的存储单元编为一组,并赋予一个号码,称为组,并赋予一个号码,称为地址地址。地址的选择是借助于。地址的选择是借助于地址译地址译码器码器来完成的。来完成

2、的。地址码的位数地址码的位数n与可寻址数与可寻址数N之间的关系为:之间的关系为:N=2=2n。片选与读片选与读/ /写控制电路(写控制电路(I/ /O电路)电路)RAM主要由主要由存储矩阵存储矩阵、地址译码器地址译码器和和读读/ /写控制电路(写控制电路(I/ /O电路)电路)三部分组成。三部分组成。逻辑图逻辑图动画示意动画示意基本基本R- -S触发器触发器7.3.2 RAM存储单元存储单元MOS静态存储单元静态存储单元存储单元存储单元图7-3-2 六管CMOS静态存储单元VDDDDTjTj YjT1T3QQT5T2T4T6Xi位位 线线位位 线线当地址码使得当地址码使得Xi和和Yj均为高电平

3、时,表示均为高电平时,表示选中该单元,即可以对选中该单元,即可以对它进行读写操作。它进行读写操作。由于数据由触发器由于数据由触发器记忆,只要不断电,信记忆,只要不断电,信息就可以永久保存。息就可以永久保存。采用采用CMOS管,所管,所以静态功耗极小。以静态功耗极小。MOS动态存储单元动态存储单元T1G2&T2T3T4T4T5T6TjYjC0C0CG1XiWRVDDVDD预充预充脉冲脉冲读行线读行线写位线写位线写行线写行线读位线读位线D图7-3-3 三管动态NMOS存储单元(1)(1)三管三管NMOS动态存储动态存储单元单元 NMOS管管T2的栅电容的栅电容C用来暂存数据。用来暂存数据。预充电:

4、预充电:读出操作:读出操作:写入操作:写入操作:刷新操作:刷新操作:通过内部的读、通过内部的读、写操作,使写操作,使C中的信息得以中的信息得以长期保持。长期保持。(2)(2)单管单管NMOS动态存储单元动态存储单元图7-3-4 单管NMOS动态存储单元xiTCSC0D位位线线由一个门控管由一个门控管T和一个存储和一个存储信息的电容信息的电容CS组成组成。由于分布电容由于分布电容 C0 CS,所以位线上的读出电压信号很小,所以位线上的读出电压信号很小,需用需用高灵敏度读出放大器高灵敏度读出放大器进行放进行放大;且每次读出后必须立即对该大;且每次读出后必须立即对该单元进行单元进行刷新刷新,以保留原

5、存信息。,以保留原存信息。动态存储单元的结构比静态存储单元简单,可达到更高的集动态存储单元的结构比静态存储单元简单,可达到更高的集成度;但成度;但DRAM不如不如SRAM使用方便,且存取时间较长。使用方便,且存取时间较长。8 8条数据线,每条数据线,每字 长 度 为字 长 度 为 8 8 位位 1313条地址线,存储条地址线,存储字数为:字数为: 2 213138 8 7.3.3 RAM集成片集成片HM6264简介简介图7-3-5 HM6264外引线排列图R/WNCGND15141613171218111910209218227236245254263272281A12A7A6A5A4A3A2

6、A1A0I/O0I/O1I/O2VDDCS2A8A9A11OEA10CS1I/O7I/O6I/O5I/O4I/O3HM6264表7-3-2 HM6264工作状态工作状态工作状态CS1CS2OER/WI/O 读(选中)读(选中)0101输出数据输出数据写(选中)写(选中)010输入数据输入数据维持(未选中)维持(未选中)1高阻浮置高阻浮置维持(未选中)维持(未选中)0高阻浮置高阻浮置输出禁止输出禁止0111高阻浮置高阻浮置5V7.3.4 RAM存储容量的扩展存储容量的扩展位扩展位扩展D15D9D8D7D1D011R/WCS1A0A12图7-3-6 RAM的位扩展适用于字数够用,但每字的位数(字长

7、)不够的情况。适用于字数够用,但每字的位数(字长)不够的情况。如:如: 8K8K8 8K8 8K1616I/O7I/O1I/O0VDDOEGNDR/WA12A0CS1CS2I/O7I/O1I/O0VDDOEGNDR/WA12A0CS1CS26264 6264 R/W字扩展字扩展适用于位数(字长)够用,但字数不够的情况。适用于位数(字长)够用,但字数不够的情况。如:如: 8K8K8 32K8 32K8 81111Y0Y1Y2Y3D0D7A0A12A13A14A1A012T4139SR410k45VD1D24.5V锂电池锂电池增加地址线。增加地址线。I/O7I/O0VDDOEGNDR/W A12A

8、0CS1CS26264I/O7I/O0VDDOEGNDR/W A12A0CS1CS26264I/O7I/O0VDDOEGNDR/W A12A0CS1CS26264I/O7I/O0VDDOEGNDR/W A12A0CS1CS26264图7-3-7 RAM的字扩展断电保护断电保护地址范围地址范围CS1有效的片子有效的片子A14A13A12 A11 A0十六进制地址码十六进制地址码000 0000 0000 00001 1111 1111 11110000H1FFFH010 0000 0000 00001 1111 1111 11112000H3FFFH100 0000 0000 00001 111

9、1 1111 11114000H5FFFH110 0000 0000 00001 1111 1111 11116000H7FFFH表7-3-3 图7-3-7各片地址范围小结小结RAM可以方便快速地直接从中任意读取可以方便快速地直接从中任意读取/ /写入一个数据写入一个数据字字。RAM的结构的结构RAM容量的扩展有容量的扩展有字扩展字扩展和和位扩展位扩展两种方式。两种方式。存储矩阵存储矩阵行行地地址址译译码码器器列地址译码器列地址译码器输输入入输输出出电电路路存储单元存储单元静态存储单元静态存储单元动态存储单元动态存储单元片选与读片选与读/ /写控制写控制图7-3-1 2561位RAM示意图 X地地址址译译码码器器Y 地址地址译码器译码器1,1A0A1A2A3X0(行行)X15T0T0T15Y0 (列列) Y15A4A5A6A7位线位线行行存储矩阵存储矩阵I/O电路电路G1DG4G5G2I/OR/W&D1ENCS16,1列列1,16T15位线位线16,161EN1EN&G3 返回返回

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > 大学
版权提示 | 免责声明

1,本文(数字电路逻辑设计课件:7-3.PPT)为本站会员(罗嗣辉)主动上传,163文库仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。
2,用户下载本文档,所消耗的文币(积分)将全额增加到上传者的账号。
3, 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(发送邮件至3464097650@qq.com或直接QQ联系客服),我们立即给予删除!


侵权处理QQ:3464097650--上传资料QQ:3464097650

【声明】本站为“文档C2C交易模式”,即用户上传的文档直接卖给(下载)用户,本站只是网络空间服务平台,本站所有原创文档下载所得归上传人所有,如您发现上传作品侵犯了您的版权,请立刻联系我们并提供证据,我们将在3个工作日内予以改正。


163文库-Www.163Wenku.Com |网站地图|