1、计算机组成原理计算机组成原理武汉科技大学武汉科技大学计算机科学与技术学院计算机科学与技术学院第三章第三章 内部存储器内部存储器n本章内容本章内容3.1 存储器概述存储器概述3.2 SRAM存储器存储器3.3 DRAM存储器存储器3.4 只读存储器和闪速存储器只读存储器和闪速存储器3.5 并行存储器并行存储器3.6 Cache存储器存储器9.4 虚拟存储器虚拟存储器3.1 存储器概述存储器概述3.1.1 3.1.1 存储器的分类存储器的分类半导体器件半导体器件磁性材料磁性材料磁盘、磁带磁盘、磁带光材料光材料光盘光盘双极型双极型MOSMOS型型1.1.按存储介质分按存储介质分2.2.按存取方式分按
2、存取方式分 随机存储器：随机存储器：如半导体存储器如半导体存储器顺序存储器：顺序存储器：如磁带如磁带半顺序存储器：半顺序存储器：如磁盘、光盘如磁盘、光盘存储位元、存储单元、存储器存储位元、存储单元、存储器目录目录4.4.按信息易失性分按信息易失性分 3.3.按存储内容的可变性分按存储内容的可变性分(半导体存储器的分类半导体存储器的分类)只读存储器只读存储器(ROM)(ROM)随机读写存储器随机读写存储器(RAM)(RAM)易失性存储器易失性存储器：断电后信息消失断电后信息消失(如如RAM)RAM)非易失性存储器：非易失性存储器：断电后仍能保存信息断电后仍能保存信息5.5.按在系统中的作用分按在
3、系统中的作用分 MROMPROMEPROMEEPROMSRAMDRAM控制存储器控制存储器高速缓冲存储器高速缓冲存储器主存储器主存储器辅助辅助(外外)存储器存储器闪速存储器闪速存储器(FLASH)(FLASH)NAND FLASHNOR FLASH不可变或条件可变条件可变可变内存储器内存储器(CPU(CPU可直接访问可直接访问)半导体存储器类型半导体存储器类型存储器类型存储器类型种类种类可擦除性可擦除性写机制写机制 易失性易失性随机存取存储器随机存取存储器RAM读读-写存储器写存储器电，字节级电，字节级电电易失易失只读存储器只读存储器ROM一次编程只一次编程只读存储器读存储器不能不能掩模掩模非
4、易失非易失可编程可编程PROM电电光擦可编程光擦可编程EPROM多次编程只多次编程只读存储器读存储器紫外线，芯片级紫外线，芯片级电擦可编程电擦可编程EEPROM电，字节级电，字节级闪速存储器闪速存储器电，块级电，块级3.1.2 存储器的分级存储器的分级 设计存储器体系结构时应考虑设计存储器体系结构时应考虑容量、速度和成本容量、速度和成本n高速缓冲存储器高速缓冲存储器(cache)(cache)高速小容量高速小容量半导体存储器半导体存储器n主存储器主存储器(主存主存)存放计算机运行期存放计算机运行期间的大量程序和数据；采用间的大量程序和数据；采用MOSMOS半导体半导体存储器构成存储器构成n外存
5、储器外存储器(外存外存)大容量辅助存储器大容量辅助存储器n各级存储器之间的关系各级存储器之间的关系3.1.2 存储器分级结构存储器分级结构CPU外存外存(辅存辅存)寄存器寄存器高速缓冲高速缓冲存储器存储器主存主存主机主机3.1.3 主存储器的技术指标主存储器的技术指标字存储单元、字地址；字节存储单元、字节地址字存储单元、字地址；字节存储单元、字节地址按字寻址的计算机、按字节寻址的计算机按字寻址的计算机、按字节寻址的计算机n存储容量存储容量存储器中可以容纳的存储单元总数，存储器中可以容纳的存储单元总数，通常用通常用字数字数或或字节数字节数表示表示(单位：单位：K K、MM、G G、T)T)n存取
6、时间存取时间(存储器访问时间存储器访问时间)发出一次读操作命令发出一次读操作命令到该操作完成，将数据读出到数据总线上所经历的到该操作完成，将数据读出到数据总线上所经历的时间；通常取写操作时间等于读操作时间时间；通常取写操作时间等于读操作时间n存储周期存储周期连续启动两次读操作所需间隔的最小连续启动两次读操作所需间隔的最小时间，略大于存取时间时间，略大于存取时间n存储器带宽：存储器带宽：单位时间里存储器所存取的信息量单位时间里存储器所存取的信息量指标指标 含义含义 表现表现 单位单位 存储容量存储容量一个存储器中可容纳一个存储器中可容纳的存储单元总数的存储单元总数 存储空间存储空间的大小的大小
7、字数，字节数字数，字节数 KBKB、MBMB、GBGB、TBTB存取时间存取时间启动到完成一次存储启动到完成一次存储器操作所经历的时间器操作所经历的时间主存的速主存的速度度 存储周期存储周期连续启动两次操作所连续启动两次操作所需间隔的最小时间需间隔的最小时间 主存的速主存的速度度 存储器带存储器带宽宽单位时间里存储器所单位时间里存储器所存取的信息量存取的信息量 数据传输数据传输速率速率位位/秒，字节秒，字节/秒秒3.2 SRAM存储器存储器n内存采用半导体存储器，按信息存储的机理不同分类内存采用半导体存储器，按信息存储的机理不同分类n静态随机读写存储器静态随机读写存储器(SRAM(SRAMSt
8、atic RAM)Static RAM)n动态随机读写存储器动态随机读写存储器(DRAM(DRAMDynamic RAM)Dynamic RAM)目录目录3.2.1 3.2.1 基本的静态存储元阵列基本的静态存储元阵列1 1、存储位元、存储位元是一个触发器，具有两个稳定状态是一个触发器，具有两个稳定状态644位位2 2、三组信号线、三组信号线n地址地址线线n数据数据线线n控制控制线线n行线行线n列线列线n地址译码器地址译码器 双译码双译码(二级译码二级译码)x x向向(A(A0 0AA7 7 )、y y向向(A A8 8AA14 14)3.2.2 基本的基本的SRAM逻辑结构逻辑结构存储体、地
9、址译码器和读写控制逻辑存储体、地址译码器和读写控制逻辑n存储体存储体(32K256(32K2561281288)8)n读写控制逻辑读写控制逻辑(CS=0时时)读操作读操作OE=0，G2开启，开启，G1关闭关闭写操作写操作WE=0，G1开启，开启，G2关闭关闭032767RAM32K83.2.3 3.2.3 读读/写周期波形图写周期波形图n读周期读周期n读出时间读出时间t tAQAQn读周期读周期t tRCRCn写周期写周期n写时间写时间t tWDWDn写周期写周期t tWCWCn存取周期存取周期取取t tRCRC=t tWCWC例例1：SRAM的写入时序如图。其中的写入时序如图。其中R/W是读
10、是读/写命令控制线，当写命令控制线，当R/W线为低电平时，存储器按给定地址把数据线上的数据写入线为低电平时，存储器按给定地址把数据线上的数据写入存储器。请指出该写入时序中的错误，并画出正确的写入时序存储器。请指出该写入时序中的错误，并画出正确的写入时序图。图。3.3 DRAM存储器存储器3.3.1 DRAM3.3.1 DRAM存储元的记忆原理存储元的记忆原理由一个由一个MOSMOS晶体管和电容器组成的记忆电路晶体管和电容器组成的记忆电路目录目录3.3.1 DRAM3.3.1 DRAM存储元的记忆原理存储元的记忆原理1 1、MOSMOS管作为管作为开关使用，信开关使用，信息由电容器上息由电容器上
11、的电荷量体的电荷量体现现电容器电容器充满电荷代表充满电荷代表存储了存储了1 1；电容；电容器放电没有电器放电没有电荷代表存储了荷代表存储了0 03 3、写、写00输出缓输出缓冲器和刷新缓冲器冲器和刷新缓冲器关闭；输入缓冲器关闭；输入缓冲器打开，输入数据打开，输入数据D DININ=0=0送到存储元送到存储元位线上；行选线为位线上；行选线为高，打开高，打开MOSMOS管，管，电容上的电荷通过电容上的电荷通过MOSMOS管和位线放电管和位线放电5 5、读出、读出1 1后存储位后存储位元重写元重写1 1(1(1的读出是的读出是破坏性的破坏性的)输入输入缓冲器关闭，刷新缓冲器关闭，刷新缓冲器和输出缓冲
12、缓冲器和输出缓冲器器/读放打开，读放打开，D DOUTOUT=1=1经刷新缓冲经刷新缓冲器送到位线上，再器送到位线上，再经经MOSMOS管写到电容管写到电容上上4 4、读出、读出11输入输入缓冲器和刷新缓冲缓冲器和刷新缓冲器关闭；输出缓冲器关闭；输出缓冲器器/读放打开读放打开(R/W(R/W为高为高)；行选线为；行选线为高，打开高，打开MOSMOS管，管，电容上存储的电容上存储的1 1送送到位线上，通过输到位线上，通过输出缓冲器出缓冲器/读出放读出放大器发送到大器发送到D DOUTOUT，即即D DOUTOUT=1=12 2、写、写11输出缓冲输出缓冲器和刷新缓冲器关闭；器和刷新缓冲器关闭；输
13、入缓冲器打开输入缓冲器打开(R/W(R/W为低为低)，D DININ=1=1送到存送到存储元位线上；行选线储元位线上；行选线为高，打开为高，打开MOSMOS管，管，位线上的高电平给电位线上的高电平给电容器充电容器充电n与与SRAMSRAM相比，增加的部件：相比，增加的部件：以以1M1M4 4位的位的DRAMDRAM为例为例3.3.2 DRAM3.3.2 DRAM芯片的逻辑结构芯片的逻辑结构(1)行、列地址锁存器行、列地址锁存器分时传送，分时传送，RAS/CAS(2)刷新计数器及控制电路刷新计数器及控制电路按行刷新；刷新计数按行刷新；刷新计数器的长度、刷新地址器的长度、刷新地址与读与读/写地址的
14、切换写地址的切换1.1.读周期、写周期读周期、写周期从从RAS下降沿开始，到下一个下降沿开始，到下一个RAS的下降沿为止的时间的下降沿为止的时间(连连续两个读周期的时间间隔续两个读周期的时间间隔)，通常取读周期，通常取读周期=写周期写周期3.3.3 3.3.3 读读/写周期、刷新周期写周期、刷新周期2.2.刷新周期刷新周期n刷新周期：刷新周期：典型值典型值2ms2ms、8ms8ms 16ms16ms；某些器件可大于；某些器件可大于100ms100msn刷新操作以行为单位进行刷新操作以行为单位进行n刷新方式刷新方式n集中式刷新集中式刷新n分散式刷新分散式刷新n异步式刷新异步式刷新3.3.3 3.
15、3.3 读读/写周期、刷新周期写周期、刷新周期例：设某个存储器结构为例：设某个存储器结构为1024 1024的存储矩阵的存储矩阵读读/写周期为写周期为TC=0.5s，刷新周期为，刷新周期为8ms集中刷新方式集中刷新方式n集中式刷新：集中式刷新：将一个刷新周期分为两部分将一个刷新周期分为两部分前一段时间进行前一段时间进行正常读正常读/写；后一段时间作为集中刷新时间写；后一段时间作为集中刷新时间优点：优点：对存储器的平均读对存储器的平均读/写时间影响不大，适用于高速存储器写时间影响不大，适用于高速存储器缺点：缺点：在集中刷新时间内不能进行存取访问在集中刷新时间内不能进行存取访问死时间死时间读读/写
16、写/保持保持刷新刷新tctc0 1 2149750 110238ms集中刷新方式集中刷新方式8ms分成分成16000个个TC(=0.5s)，只需，只需1024个个TC进行刷新进行刷新分散刷新方式分散刷新方式n分散式刷新分散式刷新：将一个存储系统周期：将一个存储系统周期tS分为两半分为两半前半段用于前半段用于读读/写，后半段为刷新时间写，后半段为刷新时间tctR读读/写写刷新刷新tS8ms读读/写写刷新刷新刷新刷新读读/写写分散刷新方式分散刷新方式优点：优点：不存在死时间不存在死时间缺点：缺点：刷新过于频繁，影响系统速度；如存储器读刷新过于频繁，影响系统速度；如存储器读/写周期为写周期为0.5s
17、，则存储系统的周期至少应为，则存储系统的周期至少应为1s整个系统速度降低整个系统速度降低设设TC=0.5s，系统周期，系统周期TS=1s，则只需，则只需1024s即可刷新一遍，即可刷新一遍，在在8ms内可进行多次刷新内可进行多次刷新异步刷新方式异步刷新方式n异步式刷新异步式刷新：前两种方式结合，先用刷新的行数对刷新周期进：前两种方式结合，先用刷新的行数对刷新周期进行分割，再将分割好的时间分为两部分行分割，再将分割好的时间分为两部分前段时间用于读前段时间用于读/写，写，后一小段时间用于刷新后一小段时间用于刷新读读/写写7.8s8ms刷新刷新读读/写写7.8s刷新刷新异步刷新方式异步刷新方式将将8
18、ms分割成分割成1024个时间段，每段时间为个时间段，每段时间为8ms/1024=7.8125s(取取7.8s)，每隔每隔7.8s刷新一行，刷新一行，8ms内完成对所有内完成对所有1024行的一次刷新行的一次刷新3.3.4 3.3.4 存储器容量的扩充存储器容量的扩充1 1、字长、字长位数扩展位数扩展地址线和控制线公用；数据线分开连接地址线和控制线公用；数据线分开连接所需芯片数所需芯片数d=设计要求的存储器容量设计要求的存储器容量/选择芯片存储容量选择芯片存储容量2 2、字字存储容量存储容量扩展扩展地址线和数据线公用，控制线中地址线和数据线公用，控制线中R/W公用，使能端公用，使能端EN不能公
19、不能公用，由地址总线的高位段译码决定片选信号用，由地址总线的高位段译码决定片选信号所需芯片数所需芯片数(d=设计要求的存储器容量设计要求的存储器容量/选择芯片存储容量选择芯片存储容量)CPUMDR主存主存MAR地址总线地址总线数据总线数据总线读读写写主存与主存与CPUCPU的连接原理的连接原理用用8K1的存储器芯片组成的存储器芯片组成8K8位位(位扩展位扩展)用用16K8的存储器芯片组成的存储器芯片组成64K8位位(字扩展字扩展)用用16K4的存储器芯片组成的存储器芯片组成64K8(字位同时扩展字位同时扩展)A A1515 A A1414 CPU CPU WE WE 2:42:4译码器译码器1
20、111101001010000D D0 0 D D3 3D D4 4 D D7 7A A0 0A A1313 CE CE 16K 16K4 4WEWE CE CE 16K 16K4 4WEWEA A0 0A A1313D D0 0 D D3 3 CE CE 16K 16K4 4WEWE CE CE 16K 16K4 4WEWEA A0 0A A1313D D0 0 D D3 3 CE CE 16K 16K4 4WEWE CE CE 16K 16K4 4WEWEA A0 0A A1313D D0 0 D D3 3 CE CE 16K 16K4 4WEWE CE CE 16K 16K4 4WEWE
21、A A0 0A A1313D D0 0 D D3 33 3、存储器模块条、存储器模块条(内存条内存条)n类型类型SDSD、DDRDDR、DDR2DDR2、DDR3DDR3n封装封装有有3030脚、脚、7272脚、脚、100100脚、脚、144144脚、脚、168168脚、脚、184184脚、脚、240240脚脚(DDR2(DDR2、DDR3)DDR3)n3030脚脚8 8位数据线位数据线，容量，容量256KB256KB32MB32MBn7272脚脚3232位数据总线位数据总线n100100脚以上脚以上既用于既用于3232位位又用于又用于6464位数据总线位数据总线，容量，容量4MB4MB512
22、MB512MBnDDR3DDR3单条容量可达单条容量可达32GB32GB3.3.4 3.3.4 存储器容量的扩充存储器容量的扩充转转3.3.61.FPM-DRAM1.FPM-DRAM(快速页模式快速页模式DRAMDRAM)程序的局部性原理程序的局部性原理n页页同一行地址的所有列地址单元集合同一行地址的所有列地址单元集合读写周期中，首先由读写周期中，首先由RAS确定行地址，然后在同一页中不再改变确定行地址，然后在同一页中不再改变行地址行地址(RAS保持有效保持有效)，直接由，直接由CAS选定不同的列地址选定不同的列地址3.3.53.3.5*高级的高级的DRAMDRAM结构结构快速页模式读操作时序
23、图快速页模式读操作时序图2.CDRAM2.CDRAM(带高速缓冲存储器带高速缓冲存储器cachecache的动态存储器的动态存储器)在在DRAMDRAM芯片内集成一个芯片内集成一个小容量的小容量的SRAMSRAM3.3.53.3.5*高级的高级的DRAMDRAM结构结构SRAMSRAM是是DRAMDRAM某一行的副本，可完成某一行的副本，可完成猝发式读取猝发式读取读出过程分析读出过程分析1M1M4 4，其中，其中SRAM 512SRAM 5124 43.SDRAM3.SDRAM(同步型动态存储器同步型动态存储器)SDRAMSDRAM的操作要求与系统时钟同步，在系统时钟的控制下从的操作要求与系统
24、时钟同步，在系统时钟的控制下从CPUCPU获得地址、数据和控制信息，即：它获得地址、数据和控制信息，即：它与与CPUCPU的数据交换同步于的数据交换同步于外部的系统时钟信号外部的系统时钟信号，并且以并且以CPU/CPU/存储器总线的最高速度运行，存储器总线的最高速度运行，不需要插入等待状态不需要插入等待状态nSDRAMSDRAM基于双存储体系基于双存储体系(甚至是多体系甚至是多体系)结构结构内含两个交错内含两个交错的存储阵列，允许两个内存页面同时打开的存储阵列，允许两个内存页面同时打开3.3.53.3.5*高级的高级的DRAMDRAM结构结构 例例 CDRAM CDRAM内存条组成实例内存条组
25、成实例用用8 8片片1M1M4 4位的位的CDRAMCDRAM构成构成1M1M3232位位(4MB)(4MB)的存储模块的存储模块8 8个芯片共用行选通、刷新和行地址个芯片共用行选通、刷新和行地址A A0 0 A A1010猝发式存取过程猝发式存取过程增加增加附加位附加位(同数据位一起写入同数据位一起写入DRAMDRAM中保存中保存)3.3.6 DRAM3.3.6 DRAM主存读主存读/写的正确性校验写的正确性校验最简单的校验最简单的校验奇偶校验奇偶校验；最简单的纠错码；最简单的纠错码汉明码汉明码数据位数据位单纠错时校验位单纠错时校验位单纠错单纠错/双检错时校验位双检错时校验位81632644
26、56756783.4 只读存储器和闪速存储器只读存储器和闪速存储器3.4.1 3.4.1 只读只读存储器存储器ROMROMn掩模掩模ROMROM：存储内容固定的：存储内容固定的ROMROM，由生产厂家提供，由生产厂家提供 n可编程可编程ROMROM：用户写入内容，有的可多次写入：用户写入内容，有的可多次写入n一次性编程的一次性编程的PROMPROMn多次编程的多次编程的EPROMEPROM和和E E2 2PROMPROM目录目录只读存储器只读存储器 定义定义 优点优点 缺点缺点 掩模式掩模式 数据在芯片制造过程中就确定数据在芯片制造过程中就确定 可靠性和集成度可靠性和集成度高，价格便宜高，价格
27、便宜不能重写不能重写一次编程一次编程 用户可自行改变某些存储元用户可自行改变某些存储元可以根据用户需可以根据用户需要编程要编程只能改写一只能改写一次次多次编程多次编程 可以用紫外光照射或电擦除，可以用紫外光照射或电擦除，然后再重新写入新数据然后再重新写入新数据 可以多次改写可以多次改写ROMROM中的内容中的内容次数有限次数有限1.1.掩膜掩膜ROMROM3.4.1 3.4.1 只读存储器只读存储器ROMROM存储元构成：存储元构成：二极管、双极型晶体管、二极管、双极型晶体管、MOSMOS管管I/O电路电路Y地址译码地址译码工作原理：工作原理：若管子的基极与选择线相连，若管子的基极与选择线相连
28、，该管导通，反向后输出为该管导通，反向后输出为“1 1”；若基极与选择线不连通，则输若基极与选择线不连通，则输出为出为“0 0”优点：优点：可靠性和集成度高，可靠性和集成度高，价格便宜价格便宜缺点：缺点：不能重写不能重写16168 8位位ROMROM阵列结构示意图阵列结构示意图行选线与行选线与栅极相连栅极相连行选线与栅行选线与栅极不相连极不相连掩模掩模ROMROM逻辑符号及内部逻辑框图逻辑符号及内部逻辑框图A0A1A2A3A4列译码器列译码器和和I/O电路电路行译码器行译码器A5A6A7输输出出缓缓冲冲器器O0 O1 O2 O3E0E1行行地地址址列列地地址址片选片选使能使能存储阵列存储阵列3
29、2行行 8列列 4位位ROM256 4A0A1A2A3A4A5A6A7E0E1&EN2550AO0O1O2O3逻辑符号逻辑符号n2.PROM2.PROM(用户可编程一次用户可编程一次)n熔断丝结构熔断丝结构PROMPROM 多发射极管多发射极管 基极连选择线基极连选择线n编程写入时使某些熔编程写入时使某些熔断丝烧断断丝烧断3.4.1 3.4.1 只读存储器只读存储器ROMROMn读出时读出时熔断丝连通，输出为熔断丝连通，输出为“1 1”熔断丝烧断为熔断丝烧断为“0 0”n以以浮栅雪崩注入浮栅雪崩注入型型MOSMOS管管为存储为存储元的元的EPROMEPROM3 3、光擦除可编程、光擦除可编程E
30、PROMEPROM(Erasible Programmable ROM)(Erasible Programmable ROM)3.4.1 3.4.1 只读存储器只读存储器ROMROMnG1G1浮置栅，无引出线；浮置栅，无引出线；G2G2控制栅，有引出线控制栅，有引出线n若漏极若漏极D D端加约几十伏的脉冲电压，则沟道中的电场足够强，端加约几十伏的脉冲电压，则沟道中的电场足够强，会造成雪崩，产生很多高能量电子；此时，若会造成雪崩，产生很多高能量电子；此时，若G2G2栅上加正电栅上加正电压，则沟道中的电子穿过氧化层注入到压，则沟道中的电子穿过氧化层注入到G1G1栅，使栅，使G1G1栅积累负栅积累负
31、电荷电荷nG1G1栅周围都是绝缘的二氧化硅层，泄漏电流极小，所以一旦栅周围都是绝缘的二氧化硅层，泄漏电流极小，所以一旦电子注入到电子注入到G1G1栅后，能长期保存栅后，能长期保存3.EPROM3.EPROM3.EPROM3.EPROMn0 0和和1 1的存储的存储当当G1G1栅栅有电子有电子积累积累时，时，MOSMOS管的开启电压变得管的开启电压变得很高，即使很高，即使G2G2栅为高电平，该管栅为高电平，该管仍不能导通，相当于存储了仍不能导通，相当于存储了“0 0”；当当G1G1栅栅没有电子积累没有电子积累时，时，MOSMOS管管的开启电压较低，当的开启电压较低，当G2G2栅为高电栅为高电平时
32、，该管可以导通，相当于存平时，该管可以导通，相当于存储了储了“1 1”n出厂时信息为全出厂时信息为全“1”n擦除擦除用光子能量较高用光子能量较高的紫外光照射的紫外光照射G1G1，使电子，使电子获得足够能量，穿过氧化获得足够能量，穿过氧化层回到衬底中，即抹去了层回到衬底中，即抹去了存储的信息，又存了全存储的信息，又存了全“1 1”用用40W40W紫外灯，相距紫外灯，相距2cm2cm，照射几分钟即可照射几分钟即可n石英窗口石英窗口n读出读出读出电路采用二维译码方式：读出电路采用二维译码方式：x x地址译码器的输出地址译码器的输出xi xi与与G2G2栅极相连，以决定栅极相连，以决定T2T2管是否选
33、中；管是否选中；y y地址译码器的输出地址译码器的输出yi yi与与T1T1管栅极相连，控制数据是否读出；当片选信号管栅极相连，控制数据是否读出；当片选信号CSCS为高电平为高电平时，方能读出数据时，方能读出数据n写写“0 0”xi xi和和yi yi选择线为高电位，选择线为高电位，P P端加端加2020多伏的正脉冲，多伏的正脉冲，脉冲宽度为脉冲宽度为0.10.11ms1ms3.EPROM3.EPROMEPROMEPROM实例实例27162716为例为例容量：容量：2K 2K 8 8位，地址线位，地址线11 11根：根：7 7条条X X译码、译码、4 4条条Y Y译码译码数据线数据线8 8根根
34、D D7 7D D0 0 ；带输出缓冲器；带输出缓冲器12864存储矩阵12864 存储矩阵行译码器输出列选择读出放大器输出缓冲器输出列选择读出放大器输出缓冲器128线64线128线输入缓冲器输入缓冲器输入缓冲器输入缓冲器A0A3CE(PD/PGM)OEO0O3O1O2A4A10O4O7O5O664线27162716工工 作作 模模 式式CE(PD/PGM)OEVPPVCC数据传输方向数据传输方向读读00+5V+5V输出输出无操作无操作01+5V+5V高阻高阻功率下降功率下降1+5V+5V高阻高阻编程编程50ms宽正脉冲宽正脉冲1+25V+5V输入输入4.4.电擦除可编程电擦除可编程E E2
35、2PROMPROM(Electrical EPROM)(Electrical EPROM)nE E2 2PROMPROM存储元存储元 具有两个栅极；具有两个栅极；G1G1是是浮栅浮栅，无引出线；，无引出线；G2G2是是抹去栅抹去栅，有引出线，有引出线G1G1栅和漏极栅和漏极D D间有一小面积、间有一小面积、极薄的氧化层，可产生极薄的氧化层，可产生隧道效应隧道效应n存储存储“1”1”G2G2栅加栅加20V20V正脉冲正脉冲P1P1，通过隧道效应，电子由通过隧道效应，电子由衬底注入到衬底注入到G1G1，相当于，相当于存储了存储了“1 1”n出厂时，内容为全出厂时，内容为全“1”1”4.EEPROM
36、4.EEPROMn写写“0 0”漏极漏极D D加加20V20V正脉冲正脉冲P2P2，G2G2栅接地，栅接地，G1G1上电子通过隧道返回上电子通过隧道返回衬底，相当于写衬底，相当于写“0 0”n读出读出G2G2栅加栅加3V3V电压，若电压，若G1G1栅有电子积累，栅有电子积累，T2T2不能导通，相当于存不能导通，相当于存“1 1”；若；若G1G1栅无电子积累，栅无电子积累，T2T2导通，相当于存导通，相当于存“0 0”允许改写上千次允许改写上千次改写改写(先抹后写先抹后写)大约需大约需20ms20ms数据可存储数据可存储2020年以上年以上高密度非易失性的读高密度非易失性的读/写存储器写存储器既
37、有既有RAMRAM的优点，又有的优点，又有ROMROM的优点的优点3.4.2 3.4.2 闪速存储器闪速存储器(FLASH(FLASH存储器存储器)n由单个由单个MOSMOS晶体管组成，晶体管组成，漏极漏极D D、源极源极S S、控制栅控制栅和和浮空栅浮空栅n“0 0”：当控制栅加足够的正电压，浮空栅将储存许多电子而：当控制栅加足够的正电压，浮空栅将储存许多电子而带负电带负电定义为存储元处于定义为存储元处于0 0状态状态n“1 1”：控制栅不加正电压时，浮空栅只有少许电子或不带电：控制栅不加正电压时，浮空栅只有少许电子或不带电荷荷定义为存储元处于定义为存储元处于1 1状态状态3.4.2 3.4
38、.2 闪速存储器闪速存储器n所有存储元的所有存储元的原始状态原始状态为为“1 1”n编程编程(写写)操作操作：使某些存储元改写成：使某些存储元改写成“0 0”控制栅控制栅C C上加上加正电压正电压；保持；保持“1 1”的存储元，控制栅不加正电压的存储元，控制栅不加正电压n一旦存储元被编程，存储的数据可保持一旦存储元被编程，存储的数据可保持100100年之久年之久3.4.2 3.4.2 闪速存储器闪速存储器n读取操作：读取操作：控制栅加正电压控制栅加正电压，浮空栅上的负电荷量将决定，浮空栅上的负电荷量将决定MOSMOS管是否导通；若存储元原存管是否导通；若存储元原存1 1，晶体管导通，读出电路检
39、，晶体管导通，读出电路检测到测到有电流有电流 ；若原存；若原存0 0，晶体管不导通，晶体管不导通，无电流无电流n擦除操作：擦除操作：源极源极S S加上正电压，加上正电压，吸收浮空栅中的电子，使所有吸收浮空栅中的电子，使所有存储元中浮空栅上的负电荷全部存储元中浮空栅上的负电荷全部洩洩放出去放出去3.4.2 3.4.2 闪速存储器闪速存储器nFLASHFLASH存储器的阵列结存储器的阵列结构构n读操作读操作若存储元若存储元原存原存1 1，则晶体管，则晶体管导通导通，有电，有电流经负载产生一个电压降，流经负载产生一个电压降，与参照电压比较，输出标与参照电压比较，输出标志为逻辑志为逻辑1 1的电平；若
40、存的电平；若存储元储元原存原存0 0，晶体管，晶体管不导不导通通，位线上没有电流，比，位线上没有电流，比较器输出端产生标志为逻较器输出端产生标志为逻辑辑0 0的电平的电平3.4.2 3.4.2 闪速存储器闪速存储器Flash Memory AT29C040An存储结构：存储结构：512K8n19个地址引脚个地址引脚A18A0n8个数据引脚个数据引脚I/O7I/O0n3个控制引脚个控制引脚n片选片选CSn输出允许输出允许OEn写允许写允许WEn扇区扇区(256字节字节)擦写擦写MROMMROM，PROMPROM，EPROMEPROM，EEPROMEEPROM，FLASH ROMFLASH ROM
41、线路最简单，掩模工艺一次性制造，永久保存线路最简单，掩模工艺一次性制造，永久保存(除非坏掉除非坏掉)，一般，一般用于大批量生产中；用于大批量生产中；成本低，但风险比较大成本低，但风险比较大掩模掩模ROMROMMask Read-Only MemoryPROMPROMProgrammable Read-Only Memory只允许写一次，也称为只允许写一次，也称为“一次可编程只读存储器一次可编程只读存储器”，出厂时内，出厂时内容全为容全为1(有些出厂时全为有些出厂时全为0)，用户可将其中某些单元写入，用户可将其中某些单元写入0典型产品是典型产品是“双极型熔丝结构双极型熔丝结构”，改写时给某些单元
42、通足够大电，改写时给某些单元通足够大电流并维持一定时间，使熔丝熔断，达到改写某些位的效果流并维持一定时间，使熔丝熔断，达到改写某些位的效果另一类经典产品是另一类经典产品是“肖特基二极管结构肖特基二极管结构”，出厂时二极管处于，出厂时二极管处于反向截止状态，编程时用大电流将反相电压加在反向截止状态，编程时用大电流将反相电压加在“肖特基二极肖特基二极管管”，使其永久性击穿，使其永久性击穿写入写入专用编程器、编程电压专用编程器、编程电压(VPP=1224V，与型号有关，与型号有关)擦除擦除紫外线照射一定时间，专用擦除器紫外线照射一定时间，专用擦除器EPROMEPROMErasable Program
43、mable Read-Only Memory，“可擦除可编程只读存储器可擦除可编程只读存储器”EEPROMEEPROMElectrically Erasable Programmable Read-Only Memory，“电可擦除可编程只读存储器电可擦除可编程只读存储器”擦除、写入擦除、写入直接用电信号擦除，电信号写入；不需要借助其直接用电信号擦除，电信号写入；不需要借助其它设备，以它设备，以Byte为最小修改单位，不必先全部洗掉为最小修改单位，不必先全部洗掉缺点缺点其工艺复杂，其工艺复杂，耗费门电路过多，重编程时间较长，有效耗费门电路过多，重编程时间较长，有效重编程次数较低重编程次数较低也
44、是非易失性内存也是非易失性内存FLASH ROM属于真正的单电压芯片，读和写都是在单电压下属于真正的单电压芯片，读和写都是在单电压下进行，不需跳线，只利用专用程序即可方便修改进行，不需跳线，只利用专用程序即可方便修改FLASH ROM的存储容量普遍大于的存储容量普遍大于EEPROM，价格也比较合适，价格也比较合适，近年来已逐渐取代了近年来已逐渐取代了EEPROMFlash MemoryFlash Memory“闪存闪存”各种存储器性能比较各种存储器性能比较存储器类型存储器类型 非易失性非易失性 高密度高密度 单晶体管存储元单晶体管存储元在系统中的可写性在系统中的可写性FLASHSRAMDRAM
45、ROMEPROMEEPROM 3.5 并行存储器并行存储器解决解决CPUCPU和主存储器间和主存储器间速度不匹配速度不匹配的问题的问题主存采用更高速技术缩短读出时间主存采用更高速技术缩短读出时间采用采用并行技术并行技术的存储器的存储器n采用空间并行技术采用空间并行技术双端口存储器双端口存储器n采用时间并行技术采用时间并行技术多体交叉存储器多体交叉存储器目录目录3.5.1 双端口存储器双端口存储器 1、双端口存储器的逻辑结构、双端口存储器的逻辑结构同一个存储器同一个存储器具有两组相互独立的读写控制电路具有两组相互独立的读写控制电路，并行，并行如如IDT71332K16的的SRAM2、无冲突无冲突
46、(两个端口的地址不同两个端口的地址不同)读写控制读写控制任一端口被选中驱动即可对整个存储器存取，每个端口有自己任一端口被选中驱动即可对整个存储器存取，每个端口有自己的片选控制的片选控制(CE)和输出驱动控制和输出驱动控制(OE)3、有冲突、有冲突(两个端口同时存取同一存储单元两个端口同时存取同一存储单元)读写控制读写控制片上的判断逻辑决定哪个端口优先进行读写，而对另一个被延片上的判断逻辑决定哪个端口优先进行读写，而对另一个被延迟的端口置迟的端口置BUSY标志标志(变为低电平变为低电平)，暂时关闭，暂时关闭3.5 并行存储器并行存储器双端口存储器双端口存储器IDT7133IDT7133逻辑框图逻
47、辑框图返回返回无冲突读写控制无冲突读写控制左端口或右端口左端口或右端口功能功能R/WLBR/WUBCEOEI/O0 7I/O8 15X0010111X010101110000000XX001101Z数据入数据入数据入数据入数据出数据出数据入数据入Z数据出数据出ZZ数据入数据入数据出数据出数据入数据入Z数据入数据入数据出数据出Z端口不用端口不用低位和高位字节数据写入存储器低位和高位字节数据写入存储器(BUSY高电平高电平)低位写入存储器，存储器中数据输出到高位字节低位写入存储器，存储器中数据输出到高位字节高位写入存储器，存储器中数据输出到低位字节高位写入存储器，存储器中数据输出到低位字节低位字节
48、数据写入存储器低位字节数据写入存储器高位字节数据写入存储器高位字节数据写入存储器存储器中数据输出至低位字节和高位字节存储器中数据输出至低位字节和高位字节高阻抗输出高阻抗输出返回返回3.5.1 3.5.1 双端口存储器双端口存储器4 4、有冲突读写控制判断方法、有冲突读写控制判断方法(1)地址匹配且在地址匹配且在CE前有效，控制逻辑在前有效，控制逻辑在CEL和和CER间进行判断间进行判断来选择端口来选择端口(CE判断判断)(2)CE在地址匹配前变低，控制逻辑在在地址匹配前变低，控制逻辑在左、右地址间进行判断来左、右地址间进行判断来选择端口选择端口(地址有效判断地址有效判断)无论哪种方式，延迟端口
49、的无论哪种方式，延迟端口的BUSY标志都将置位而关闭此端口；标志都将置位而关闭此端口；当允许存取的端口完成操作时，延迟端口当允许存取的端口完成操作时，延迟端口BUSY标志才进行复标志才进行复位而打开此端口位而打开此端口左、右端口读写操作的功能判断左、右端口读写操作的功能判断左端口左端口右端口右端口标志标志功能功能说明说明CECEL L(A(A0 0A A1010)L LCECER R(A(A0 0A A1010)R RBUSYBUSYL LBUSYBUSYR R1010XAnyX(A0A10)R1100XXAny(A0A10)L11111111无冲突无冲突无冲突无冲突0000LV5RRV5LS
50、ameSame0000LV5RRV5LSameSame10100101左端口胜右端口胜消除判断消除判断地址判断LL5RRL5LLW5RLW5R=(A0A10)R=(A0A10)R=(A0A10)R=(A0A10)RLL5RRL5LLW5RLW5R=(A0A10)L=(A0A10)L=(A0A10)L=(A0A10)L10100101左端口胜右端口胜消除判断消除判断CE判断双端口存储器读写时序双端口存储器读写时序3.5.2 3.5.2 多模块交叉存储器多模块交叉存储器1.1.存储器的模块化组织存储器的模块化组织若干个模块组成的主存储器，地址在各模块中的安排方式：若干个模块组成的主存储器，地址在各
