1、第7章:数字电路基础 p 数字电路概述（introduction to digital circuit）p 逻辑函数及其表示方法（Logic function）p 逻辑函数的化简法（Logic function method）p 基本逻辑门电路（gate circuit）7.3-7逻辑函数的卡诺图化简法（Karnaugh maps）0mBA1mBA2mBA3mABB 0 1A01m0m1m3m2m4m5m7m6BC 00 01 11 10A01m0m1m3m2m4m5m7m6m12m13m15m14m8m9m11m10CD 00 01 11 10AB00011110p 将n变量的全部最小项各用
2、一个小方格表示，使具有 逻辑相邻的最小项在几何位置上也相邻排列p 为保证相邻的两个最小项仅有一个变量变化，编号不是自然排列p 卡诺图可看成是上下、左右闭合的图形7.3 逻辑函数化简法2变量 3变量 4变量7.3-7逻辑函数的卡诺图化简法（Karnaugh maps）p 任何一个逻辑函数都能表示为若干最小项之和，则卡诺图可表示任一逻辑函数，p 在卡诺图的最小项对应位置处填 1)7,6,3()(ABCCABBCABCAACABBCCABY00100011BC 00 01 11 10A01p 反之，也可由卡诺图得到 逻辑函数的最小项之和的表达式7.3 逻辑函数化简法7.3-7逻辑函数的卡诺图化简法（
3、Karnaugh maps）7.3 逻辑函数化简法)()()(DCBADCBADCBADCBADCBAY)15,13,10,6,0(DCBADBCADCBADCABABCDY)14,12,11,9,8,7,5,4,3,2,1(Y0111111010011110CDAB000100011110111011111111CD 00 01 11 10AB00011110p 合并最小项：将相邻的两个或多个最小项进行 合并，以消去一个或多个变量，达到化简目的p 两个最小项相邻，可消去1个变量：ABCCABCABABC)(111BC 00 01 11 10A01p 四个最小项相邻，可消去2个变量：BDAAB
4、DCCABDCCBDAABCDDCABBCDADCBA)()()(7.3 逻辑函数化简法111111111111CD 00 01 11 10AB00011110p 八个最小项相邻，可消去3个变量：BDABCABCDDCABDCABDBCABCDADCBADCBA7.3 逻辑函数化简法将函数化为最简与或形式 将函数写成最小项之和形式 画出表示该逻辑函数的卡诺图 合并最小项 写出与或最简结果7.3 逻辑函数化简法p圈最大原则：先找最大的2n个相邻方格，依次递减，最后圈没有相邻方格的独立小方格，一个小方格可以重复使用；p圈最少原则：用最少的圈覆盖所有为1的小方格。1111111CD 00 01 11
5、 10AB00011110化简逻辑函数DABCABCDDCABDCABDCBADCBADCBAY)15,14,13,12,10,2,1(ABDCBDCBAY7.3 逻辑函数化简法化简逻辑函数7.3 逻辑函数化简法DABABCDADCABDCBAY),(11111111CDAB0001000111101110CABCDABABCDADACABAYDA逻辑函数中的无关项p 约束项：当逻辑函数的各个变量之间存在相互制约的 关系，输入变量的取值不是任意的，则这些被约束的 最小项值为1的情况不会出现。将这些恒等于0 的最小项称为约束项。所有约束项之和也必为 0p 任意项：在输入变量的某些取值下，函数值为
6、1或0皆可p 无关项：约束项与任意项统称为逻辑函数中的无关项，无关项可以写入逻辑函数式中，也可以从函数式中删除 在卡诺图的对应位置处，可以填1，也可以填0，取决于是否有利于化简7.3 逻辑函数化简法111XXXX1XXCD 00 01 11 10AB00011110DCDADBY 化简：约束：DCBADCBADCAY0ABCDDABCDCABDCABCDBADCBA7.3 逻辑函数化简法7.3 逻辑函数化简法用卡诺图化简逻辑函数且无关项为)7,5,3(),(DCBAY)15,14,13,12,11,10(d111XXXXXXCDAB0001000111101110BDCDCDBDY7.4-1
7、二极管和三极管的开关特性p 实现逻辑运算的单元电路称为门电路，分为与门、或门、非门、与非门、或非门、与或非门、异或门等几种。门电路 一般由二极管、三极管和MOS管组成，它们都工作在开关状态p 半导体二极管具有单向导电特性，外加正向 电压时导通，外加反向电压时截止。相当于 一个受外加电压极性控制的开关I IU UU UON ON 当UIH=VCC时，D截止 UOH=VCCVCCUIUOD当UIL=0时，D导通 UOL=VON07.4 基本逻辑门电路三极管工作在饱和区和截止区构成开关电路p 当UIL=0时，T工作在截止区（UBE UON）IB=0,IC0，UOHVCC 可靠截止条件：UBE0；UB
8、C IB(sat)T进入饱和区 （UBE UON 且UCE IB(sat)AY 7.4 基本逻辑门电路AY1RcRbVCCAYVEE7.4 基本逻辑门电路 A、B、C 三个输入端：p 只要有一个为低电平0V(逻辑0)，输出Y将为高电平5V(逻辑1)；p 只有当三个输入全部 接高电平5V(逻辑1)时，输出才为低电平0.3V(逻辑1)：p D4,D5：电位移动，抗干扰p 二极管-晶体管逻辑门（DTL）p 缺点：速度慢，负载会影响输出电平7.4-4 复合与非门电路（NAND gate）ABY&CRcYVCC（5V）R1ABCPR2TABCY 习题：P278 7-6P281 7-16(3),(5)7-17(2),(4)7.4 基本逻辑门电路
