1、06169 电子电路 EDA 技术 2015 年 4 月真题1、【单选题】、【单选题】FPGAFPGA 是一款是一款A:全定制芯片B:简单低密度 PLDC:复杂高密度 PLDD:基于乘积项结构的芯片答案：C解析：FPGA 是一款新型的高密度 PLD,采用 CMOS-SRAM 工艺制作。2、【单选题】、【单选题】把系统设计的下载或配置文件把系统设计的下载或配置文件,通过编程电缆按一定的格式装入一个或多通过编程电缆按一定的格式装入一个或多个个PLDPLD 的编程存储单元。这是现代数字系统设计流程的哪个环节的编程存储单元。这是现代数字系统设计流程的哪个环节?A:器件编程B:系统综合C:功能验证D:设
2、计转化答案：A3、【单选题】、【单选题】关于关于 ISEISE FoundationFoundation 的描述的描述,下面说法错误的是下面说法错误的是A:ISE Foundation 整合了 Xilinx 的嵌入式、DSP 和逻辑设计等工具B:ISE Foundation 软件是 ISE Design Suite 10.1 套件的核心C:ISE Foundation 允许在一个工程项目中同时存在 Verilog HDL、VHDL 和原理图等多种形式的设计源文件D:ISE Foundation 是一套完整的 FPGA 设计工具,涵盖了输入、综合、实现、验证和配置五大功能答案：A4、【单选题】、
3、【单选题】由由 VerilogVerilog HDLHDL 描述的代码描述的代码:reg2:0:reg2:0 mem511:0mem511:0；该行代码定义了；该行代码定义了A:一个位宽为 3 的寄存器变量 mem511:0B:一个位宽为 3 的线网型变量 mem511:0C:由 512 个位宽为 3 的寄存型变量组成的寄存器组 mem。D:由 3 个位宽为 512 的寄存型变量组成的寄存器组 mem。答案：D5、【单选题】、【单选题】在在 alwaysalways 块、块、initialinitial 块中被赋值的变量的数据类型应该是块中被赋值的变量的数据类型应该是A:reg 型B:wire
4、 型C:highz 型D:parameter 型答案：A解析：赋值类型分过程赋值和连续赋值,reg 是相应于过程赋值的变量。6、【单选题】、【单选题】根据根据 IPIP 核使用的方式不同核使用的方式不同,IP,IP 核设计者可以按三种形式设计供集成选择的核设计者可以按三种形式设计供集成选择的 I IP P核核:可再用、可重定目标以及可再用、可重定目标以及A:嵌入式B:硬核C:通用D:可配置答案：D解析：根据 IP 核使用的方式不同,IP 核设计者可以按三种形式设计供集成选择的 IP 核:可再用、可重定目标以及可配置。7、【单选题】、【单选题】CoreCore GeneratorGenerato
5、r 是哪个公司提供的是哪个公司提供的 IPIP 核开发工具核开发工具?A:AlteraB:Mentor GraphicsC:XilinxD:Synplicity答案：C解析：Core Generator 是 Xilinx 公司提供的 IP 核开发工具。8、【单选题】、【单选题】在在 MentorMentor GraphicsGraphics 公司开发的仿真器是公司开发的仿真器是A:ModelSimB:iMPACTC:ISE SimulatorD:HDL Editor答案：A解析：在 Mentor Graphics 公司开发的仿真器是 ModelSim。9、【单选题】、【单选题】在应用在应用 X
6、ilinxXilinx 公司生产的公司生产的 FPGAFPGA 芯片进行设计的过程中芯片进行设计的过程中,以下哪种仿真不需以下哪种仿真不需要要XilinXXilinX 的器件库支持和导入的器件库支持和导入“glbl.vglbl.v”文件文件?A:功能仿真B:转换后仿真C:映射后仿真D:布局布线后仿真答案：A10、【单选题】、【单选题】若某一大规模的数字系统的实现所需触发器数量多若某一大规模的数字系统的实现所需触发器数量多,但系统逻辑相对简单但系统逻辑相对简单,则则该系统适合选择以下哪种可编程逻辑器件为实现平台该系统适合选择以下哪种可编程逻辑器件为实现平台?A:CPLDB:FPGAC:GALD:
7、PAL答案：B11、【单选题】、【单选题】基于电可擦除存储单元的基于电可擦除存储单元的 E E PROMPROM 或或 FlashFlash 技术的技术的 CPLDCPLD 的在系统下载称为的在系统下载称为A:编程B:配置C:存储器初始化D:系统数据读入答案：A解析：基于电可擦除存储单元的 E2PROM 或 FLASH 技术。CPLD 一般采用此技术进行编程。CPLD 被编程后改变了电可擦除存储单元中的信息,掉电后可保持。12、【单选题】、【单选题】以下的哪一个是应用于以下的哪一个是应用于 XilinxXilinx 公司的公司的 SOPCSOPC 嵌入式解决方案中的硬核处理器嵌入式解决方案中的
8、硬核处理器?A:MicroBlazeB:PowerPCC:PicoBlazeD:NIOS答案：B解析：XILINX 公司的 EDK 软件搭建一个基于 PowerPC 的片上系统,并且在定制的 SOPC 系统上移植 Linux 系统,最后利用此系统完成了一个具体的嵌入式应用系统设计。13、【单选题】、【单选题】以下哪一个不属于基于以下哪一个不属于基于 EDKEDK 的嵌入式设计中的软件设计工作内容？的嵌入式设计中的软件设计工作内容？A:编写独立于器件的 C/C+应用程序,或编写自行设计的 IP 核驱动程序。B:根据 EDK 对系统的配置脚本生成相对应的 HAL 库,对程序进行软件级仿真和调试,还
9、可以进行操作系统配置。C:将编译、链接后生成的可执行程序下载到目标器件,进行硬件级调试,测试和优化设计D:使用 ISE 编程器将生成的配置文件下载到 FPGA,进行后端验证和测试答案：D14、【单选题】、【单选题】XilinxXilinx 公司开发的片内逻辑分析工具是公司开发的片内逻辑分析工具是A:XSTB:ECSC:XPowerD:ChipScope Pro答案：D解析：Xilinx 公司推出的 片内逻辑分析仪 ChipScope Pro 能够通过 JTAG 口,实时地读出 FPGA 的所有内部信号,而只需要片内的少量 BlockRAM 和逻辑资源,使得逻辑分析灵活方便。15、【单选题】、【
10、单选题】下面哪一款软件是下面哪一款软件是 AldecAldec 公司开发的一个开放型的仿真工具公司开发的一个开放型的仿真工具?A:Synplify ProB:FPGA AdvantageC:XPowerD:Active HDL答案：D解析：ALDEC 公司出品的一个开放型的仿真工具。Active-HDL 软件的开放性、可上网下载、用户界面友好和强大功能是我们选用该软件作为教学软件的原因。16、【判断题】、【判断题】现代数字系统设计流程包括设计准备、设计输入、设计处理和器件编程四个现代数字系统设计流程包括设计准备、设计输入、设计处理和器件编程四个步骤以及相应的功能仿真、时序仿真和器件测试三个设计
11、校验过程。步骤以及相应的功能仿真、时序仿真和器件测试三个设计校验过程。A:正确B:错误答案：A17、【判断题】、【判断题】在现代数字系统设计中在现代数字系统设计中,若仅采用原理图输入方式进行设计输入若仅采用原理图输入方式进行设计输入,既直观便捷既直观便捷,容易实现仿真容易实现仿真,便于信号的观察和电路调整便于信号的观察和电路调整,而且也适合完成大规模的电路系统设计。而且也适合完成大规模的电路系统设计。A:正确B:错误答案：B解析：改正：原理图输入方式进行设计输入不适合完成大规模的电路系统设计。18、【判断题】、【判断题】硬核已完成对性能、尺寸和功耗的优化硬核已完成对性能、尺寸和功耗的优化,并对
12、一个特定的工艺技术进行映射并对一个特定的工艺技术进行映射,具有可保证的性能具有可保证的性能,但硬核一般不允许更改但硬核一般不允许更改,难以转移到新工艺或集成到新结构配置的。难以转移到新工艺或集成到新结构配置的。A:正确B:错误答案：A19、【判断题】、【判断题】ModelSimModelSim 是通用的独立仿真器之一，它提供了友好的调试环境是通用的独立仿真器之一，它提供了友好的调试环境,支持支持 VHDLVHDL 和和VerilogHDLVerilogHDL 混合仿真混合仿真,而且还能够对程序进行调试而且还能够对程序进行调试,测试代码覆盖率测试代码覆盖率,对波形进行比较等。对波形进行比较等。A
13、:正确B:错误答案：A20、【问答题】、【问答题】简述简述 EDAEDA 技术采用的技术采用的“自顶向下自顶向下”设计方法的设计思路。设计方法的设计思路。答案：答：基于 EDA 技术的所谓“自顶向下”的设计方法正好相反，它主要采用并行工程和“自顶向下”的设计方法，使开发者从一开始就要考虑到产品生产周期的诸多方面，包括质量、成本、开发时间及用户的需求等。该设计方法首先从系统设计入手，在顶层进行功能划分和结构设计，由于采用高级语言描述，因此能在系统采用仿真手段验证设计的正确性，然后再逐级设计底层的结构，用 VHDL、VerilogHDL 等硬件描述语言对高层次的系统行为进行电路描述，最后再用逻辑综
14、合优化工具生成具体的门级逻辑电路的网表，其对应的物理实现级可以是印刷电路板或专用集成电路。21、【问答题】、【问答题】什么是什么是 IPIP CoreCore 的复用的复用?在在 IPIP CoreCore 的推广和使用中的推广和使用中,有哪些亟待解决的问题有哪些亟待解决的问题?答案：答：IP Core 的复用是设计人员赢得迅速上市时间的主要策略。系统设计者的主要任务是在规定的周期时间内研发出复杂的设计，IPCore 的复用已经成为系统设计方法的关键所在。“复用”指的是在设计新产品时采用已有的各种功能模块，即进行修改也是非常有限的，这样可以减少设计的人力和风险，缩短设计周期，确保优良品质。但伴
15、随着IPCore 的推广和使用，也出现了一系列亟须解决的问题：（1）IP Core 供应商需要提供怎样的文件，才能使 IP Core 用户能够方便、准确地进行 IP Core 的选择；（2）IPCore 的使用者并不熟悉 IP Core 的结构，如何才能快速对其进行修改以适应设计者的需要；（3）由于 SOC 各模块间的通讯并没有一个统一的标准，造成 IP Core 集成的困难，如何解决 IP Core 的接口标准问题。（4）如何进行 IP Core 的验证。22、【问答题】、【问答题】简述系统仿真在现代数字系统设计中的重要作用。简述系统仿真在现代数字系统设计中的重要作用。答案：答：在整个设计流
16、程中仿真的地位十分重要，行为模型的表达、电子系统的建模、逻辑电路的验证及其门级系统的测试，每一步都离不开仿真。完成设计输入并成果进行编译仅能说明设计符合一定的语法规范，并不能说明设计功能的正确性，因为在芯片内部存在着传输延时、工作时并不一定严格按照程序运行。另外在高频情况下，对时钟的建立时间和保持时间等都有严格的要求，所以实际运行的结果与程序往往不相符或毛刺过多，只有通过仿真我们才能了解程序在芯片内部的工作情况，然后根据情况和需要进行修改和优化，这样我们就可以在成品前发现问题，以便解决问题，完善设计。23、【问答题】、【问答题】FPGAFPGA 的结构由哪几部分组成的结构由哪几部分组成?简述每
17、部分的作用。简述每部分的作用。答案：答：可编程输入/输出单元（IO）、基本可编程逻辑单元（查找表和寄存器）、布线通道中的互连资源、嵌入式块状 RAM。可编程逻辑单元实现用户指定的逻辑功能，IO 是实现内部逻辑器件封装引脚之间提供了可编程接口，可编程互连资源分布在 CLB 的空隙，它是在各个模块间传递信号的网络。24、【问答题】、【问答题】分析下面的 Verilog HDL 程序,回答问题。(1)完成程序填空。(2)分析该模块的功能,根据输入信号得到相应的输出信号,完成题 27 表。答案：(1)in1;data_out;case;(2)4b0000;4b0110;25、【问答题】、【问答题】分析
18、功能模块 testl 及其测试模块 testbench,说明模块 test1 的功能是什么。根据 testbench.v 描述的输入测试信号,画出输入激励信号波形和相应的输出信号的功能仿真波形图(注意对仿真时间节点的标注)。答案：26、【问答题】、【问答题】用用 VerilogVerilog HDLHDL 设计一个数值比较器。设计一个数值比较器。具体要求具体要求:(1)(1)输入的待比较信输入的待比较信号号:in1,in2,:in1,in2,位宽均为位宽均为 2 2(2)(2)输出信号输出信号:inl_great,equal,in2_great,:inl_great,equal,in2_gre
19、at,位宽均为位宽均为 1:1:当当inlin2inlin2 时时,inl_great=1,equal=0,in2_great=0,inl_great=1,equal=0,in2_great=0当当 inl=ininl=in2 2时时,inl_great=0,equal=1,in2_great=0,inl_great=0,equal=1,in2_great=0inlin2inlin2 时，时，inl_great=0,equal=0,in2_great=1;inl_great=0,equal=0,in2_great=1;答案：27、【问答题】、【问答题】根据题 30 图中所示电路原理图写出相应的 Verilog HDL 程序,其中例化名为 u1,u2,u3 的模块是三个由时钟 clk 上升沿触发的触发器。答案：28、【名词解释】、【名词解释】HDLHDL答案：硬件描述语言29、【名词解释】、【名词解释】FPGAFPGA答案：现场可编程门阵列30、【名词解释】、【名词解释】EDAEDA答案：电子设计自动化
