1、2022年8月12日星期五第六章 时序逻辑电路1第五节 计数器 1.计数器的概念 4.分类 一、二进制计数器 2.应用3.基本结构 1.同步计数器（由SSI构成）(2)减法计数器(1)加法计数器 2022年8月12日星期五第六章 时序逻辑电路22.异步计数器（由SSI构成）(1)加法计数器(1)74 LS161(2)74 LS163(2)减法计数器 3.MSI二进制计数器二、十进制计数器 1.74LS902.74LS160 2022年8月12日星期五第六章 时序逻辑电路3第五节 计数器 1.计数器的概念 2.应用(如频率计)3.基本结构(1)按模值 4.分类 二进制计数器十进制计数器任意进制计
2、数器显示显示设备设备计数计数器器&CuIuOuIuOC13 5 7 9 11 13 15 1719202022年8月12日星期五第六章 时序逻辑电路4n个触发器组合电路CP计数脉冲进位输出Q1Q2QnZ图6.5.1 计数器的基本结构框图2022年8月12日星期五第六章 时序逻辑电路5(3)按逻辑功能(2)按存储器的状态变 化是否同时进行同步计数器异步计数器加法计数器可逆计数器减法计数器2022年8月12日星期五第六章 时序逻辑电路6(1)加法计数器 基本结构一、二进制计数器 1.同步计数器（由SSI构成）b.TFF形式a.CP1=CP2=CPn=CP 模值M=2n，计数范围：02n-1 c.T
3、1=1，),3,2(11niQTijji d.njjQZ12022年8月12日星期五第六章 时序逻辑电路7例1 分析图6.5.2所示电路的逻辑功能。电路实例 分析电路结构 写出三组方程 a.各触发器的激励方程 J3=K3=Q1nQ2nJ2=K2=Q1nJ1=K1=12022年8月12日星期五第六章 时序逻辑电路8图6.5.2 用JKFF构成的3位二进制同步加法计数器123456ABCD654321DCBATitleNumberRevisionSizeBDate:31-Mar-2002Sheet of File:E:Design Explorer 99 SELibraryYangHengXinM
4、yDesign.ddbDrawn By:1RDCPZC1R&1J1KC1R1J1KC1R1J1K&QQQ1232022年8月12日星期五第六章 时序逻辑电路9 CP=Q1n+1Q1nZ=Q2nQ1nQ3nb.各触发器的次态方程 c.电路的输出方程 CP=Q3n+1Q2nQ1nQ3nQ2nQ1nQ3n CP=Q2n+1Q2nQ1nQ2nQ1n2022年8月12日星期五第六章 时序逻辑电路10作状态转移表、状态转移图或波形图 电路的逻辑功能描述 该电路是一个同步模8加法计数器电路（或3位二进制同步加法计数器）。2022年8月12日星期五第六章 时序逻辑电路11表6.5.1 图6.5.2电路的状态转
5、移表 CP的个数的个数S(t)Z=Q3Q2Q1Q3Q2Q100000100102010030110410005101061100711112022年8月12日星期五第六章 时序逻辑电路12图6.5.3 图6.5.2电路的状态转移图 Q3Q2Q1010X/Z有效循环有效循环0000010111001011101112022年8月12日星期五第六章 时序逻辑电路13图6.5.4 图6.5.2电路的工作波形图 CPQ1Q2Q3Z123456780101010100110011000011110002分频4分频8分频逢八进一2022年8月12日星期五第六章 时序逻辑电路14(2)减法计数器 基本结构b
6、.TFF形式a.CP1=CP2=CPn=CP c.T1=1，d.),3,2(11niQTijji njjQZ12022年8月12日星期五第六章 时序逻辑电路15Q3 Q2 Q10 0 00 0 10 1 00 1 11 0 0Q3 Q2 Q11 1 11 1 01 0 11 0 00 1 1加法计数器状态转移表 减法计数器状态转移表 2022年8月12日星期五第六章 时序逻辑电路162.异步计数器（由SSI构成）(1)加法计数器 基本结构a.TFF形式c.njjQZ1Qi-1 下降沿触发 b.CP1=CP，CPi=Qi-1 上升沿触发 (i=2,3,n)2022年8月12日星期五第六章 时序逻
7、辑电路17Q3 Q2 Q10 0 00 0 10 1 00 1 11 0 0加法计数器状态转移表 2022年8月12日星期五第六章 时序逻辑电路18例2 用DFF构成的3位二进制异步加法计数器电路，如图6.5.5所示。电路实例 图6.5.5 用DFF构成的3位二进制异步加法计数器123456ABCD654321DCBATitleNumberRevisionSizeBDate:2-Apr-2002 Sheet of File:E:Design Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:1DC11DC11DC1QQQ123CP2022
8、年8月12日星期五第六章 时序逻辑电路19(2)减法计数器 基本结构a.TFF形式Qi-1 下降沿触发 b.CP1=CP，CPi=Qi-1 上升沿触发 (i=2,3,n)c.njjQZ12022年8月12日星期五第六章 时序逻辑电路20Q3 Q2 Q11 1 11 1 01 0 11 0 00 1 1减法计数器状态转移表 2022年8月12日星期五第六章 时序逻辑电路21(1)74 LS161 逻辑电路 3.MSI二进制计数器 图6.5.6 74161 逻辑符号123456ABCD654321DCBATitleNumberRevisionSizeBDate:2-Apr-2002 Sheet o
9、f File:E:Design Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:TPLCPQ74161QCCD3210QQQD3210DDDCRLD：同步置数控制端(c)简化符号P、T：工作模式控制端 CR：异步清0控制端 2022年8月12日星期五第六章 时序逻辑电路22功能表 表6.5.2 74161 的功能表 =0011保持保持1011计数计数0000 11111111同步并入同步并入d0d1d2d3d0d1d2d301异步清除异步清除00000功能功能D0D1D2D3CPT(S2)P(S1)LDCRQ3nQ2nQ1nQ0nQCC
10、nQ3nQ2nQ1nQ0nQCCnQ3n+1Q2n+1Q1n+1Q0n+1QCC=Q3Q2Q1Q0T2022年8月12日星期五第六章 时序逻辑电路2374 LS163同步清0；74 LS161异步清0(2)74 LS163 123456ABCD654321DCBATitleNumberRevisionSizeBDate:2-Apr-2002 Sheet of File:E:Design Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:TPLCPQ74163QCCD3210QQQD3210DDDCR74163 简化符号2022年8月12日
11、星期五第六章 时序逻辑电路24二、十进制计数器 1.74LS90(1)逻辑电路 2022年8月12日星期五第六章 时序逻辑电路25123456ABCD654321DCBATitleNumberRevisionSizeBDate:3-Apr-2002 Sheet of File:E:Design Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:1K1JRSC11KRSC1&1J&1K1JC1R11K1JC1R1Q3CPCPRRSS01029192Q2Q1Q001图6.5.7 7490 (a)逻辑电路2022年8月12日星期五第六章 时序逻
12、辑电路26图6.5.7 7490 (d)简化符号123456ABCD654321DCBATitleNumberRevisionSizeBDate:3-Apr-2002 Sheet of File:E:Design Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:7490Q13R01029192RSS0CPCPQ2Q1Q02022年8月12日星期五第六章 时序逻辑电路27表6.5.3 FF0 的状态转移表 CP0的个数的个数Q00011202022年8月12日星期五第六章 时序逻辑电路28表6.5.4 7490 Q3Q2Q1的状态转移表
13、CP1的个数的个数Q3Q2Q10000100120103011410050002022年8月12日星期五第六章 时序逻辑电路29(2)逻辑框图 图6.5.7 7490 (b)框图Q3Q2Q1Q0R01R02S91S92CP0CP1M5M22022年8月12日星期五第六章 时序逻辑电路30(3)构成模10计数器的方案 8421BCD:CP0=CP,CP1=Q0 5421BCD:CP0=Q3,CP1=CP2022年8月12日星期五第六章 时序逻辑电路31图6.5.8 7490用作8421BCD计数器时的接法Q0R01R02S91S92Q1Q3Q2CP1M5CP0M2Q1Q3Q2Q0CP2022年8
14、月12日星期五第六章 时序逻辑电路32图6.5.8 7490用作8421BCD计数器时的接法Q0Q1Q2Q3R01R02S91S928421CP07490CP1CP2022年8月12日星期五第六章 时序逻辑电路33表6.5.5 7490作8421BCD计数时的状态转移表0000110100190001181110701101610105001014110030100121000100000Q0Q1Q2Q3 Q0CP个数个数2022年8月12日星期五第六章 时序逻辑电路34图6.5.9 7490用作5421BCD计数器时的接法Q0R01R02S91S92CP0M2Q0CPQ1Q3Q2CP1M5Q
15、1Q3Q22022年8月12日星期五第六章 时序逻辑电路35图6.5.9 7490用作5421BCD计数器时的接法Q1Q2Q3Q0R01R02S91S925421CP07490CP1CP2022年8月12日星期五第六章 时序逻辑电路36表6.5.6 7490作5421BCD计数时的状态转移表0000110001191101801017100160001150010411003010021000100000Q1Q2Q3Q0Q3CP个数个数2022年8月12日星期五第六章 时序逻辑电路37图6.5.10 7490作5421BCD计数时的工作波形CPQ1Q2Q3Q012 3456789 10 110
16、101 00 101000011 00 011000000 10 000100000 01 111102022年8月12日星期五第六章 时序逻辑电路38(4)功能表表6.5.7 7490功能表输输 入入输输 出出功功 能能CP0CP1R01R02S91S92Q3Q2Q1Q0100000异步置异步置“0”11001异步置异步置“9”CPQ0000000 10018421 BCD计数计数Q3CP00 Q0 Q3 Q2 Q1 0000 11005421 BCD计数计数2022年8月12日星期五第六章 时序逻辑电路392.74LS160 74LS160 模10，QCC=Q3Q0T，QCC=Q3Q2Q1
17、Q0T74LS161 模16，2022年8月12日星期五第六章 时序逻辑电路40图6.5.11 74160的逻辑符号123456ABCD654321DCBAT itleN um berR evisionSizeBD ate:3-A pr-2002 Sheet of File:E:D esign E xplorer 99 SE L ibraryY angH engX inM yD esign.ddbD raw n B y:TPLC PQ74160QC CD3210QQQD3210DDDC R2022年8月12日星期五第六章 时序逻辑电路41表6.5.8 74160的功能表保持保持 QCC=0011保持保持 QCC 10118421BCD计数计数0 0 0 0 1 0 0 11111同步并入同步并入d0 d1 d2d301异步清异步清00 0 0010功功 能能Q0 Q1 Q2Q3CPTPLDCRQnQ0Q1nQ2nQ3nn+1n+1n+1n+1nQnQ0Q1nQ2nQ3n2022年8月12日星期五第六章 时序逻辑电路42作业题6.12(1)6.17
